Fundamentos de
Circuitos Amplificadores
- discretos e integrados -

Ing. Gregorio Oscar Glas
Ing. Julio Guillermo Zola

Contenido

- **Prólogo** 5
- **CAPÍTULO I**: Principios básicos. 11
- **CAPÍTULO II**: Base de funcionamiento de los dispositivos amplificadores. 19
- **CAPÍTULO III**: Análisis de pequeña señal de circuitos amplificadores. 35
- **CAPÍTULO IV:** Estudio de los Parámetros Característicos de Circuitos Amplificadores. Análisis por inspección. 45
- **CAPÍTULO V**: Otros parámetros característicos de circuitos amplificadores. 97
- **CAPÍTULO VI**: Estabilidad del punto de reposo. 103
- **CAPÍTULO VII**: Nociones de realimentación para señal. Análisis para el rango de frecuencias medias. 123
- **CAPÍTULO VIII**: Introducción al análisis de respuesta en frecuencia. 139
- **Complementos** sobre temas circuitales. 161
- **Problemas** 365
- **Apéndice A:** Semiconductores, junturas y dispositivos sólidos activos. 489
- **Apéndice B:** Juntura Metal-Semiconductor. 523
- **Apéndice C:** Introducción a circuitos con diodos. 533
- **Apéndice D:** Trazado de curvas mediante PSpice. 561
- **Apéndice E:** Formas de onda en el circuito de salida de un amplificador básico en emisor común para distintas amplitudes de v_{be} y distintos puntos de reposo. 573
- **Apéndice F:** Introducción al funcionamiento de los osciladores. 591
- **Bibliografía** 597

Estimado lector: Los autores de esta publicación han renunciado expresamente a la percepción de sus correspondientes derechos.

Notación a utilizar:

1.- Para una mejor comprensión de los temas a tratar, se recomienda que la nomenclatura a utilizar diferencie claramente los valores de corrientes y tensiones continuas, los alternos función del tiempo y los valores totales, que incluyen la continua y la señal, que también serán función del tiempo.

2.- Se utilizará letras mayúsculas con subíndices en mayúscula para los valores continuos, letras minúsculas y subíndices en minúscula para las señales alternas y letra minúscula y subíndices en mayúscula para las totales.

Prólogo

Este libro abarca los temas correspondientes a un curso de grado de circuitos electrónicos analógicos de bajo nivel de potencia, de la carrera de ingeniería electrónica. Se estructura del siguiente modo:

a) Una primera parte de ocho capítulos, donde se desarrollan los conceptos considerados de mayor importancia y que brindan las herramientas que permiten la comprensión del funcionamiento básico de esquemas circuitales analógicos integrantes de circuitos.

b) Una segunda parte, llamada “Complementos”, donde, se analizan esquemas circuitales particulares y limitaciones de funcionamiento, utilizando para su explicación los conceptos desarrollados en la primera parte. Los capítulos que contiene, están basados en apuntes recopilados y utilizados en la Materia Circuitos Electrónicos I de la Facultad de Ingeniería de la UBA. Resulta importante destacar en este caso, que estos mismos complementos, más depurados, tienen como fin enriquecer la parte a) en próximas ediciones.

c) Una tercera parte, que corresponde a series de problemas.

d) Un bloque de apéndices correspondiente a teoría de funcionamiento de dispositivos semiconductores, circuitos con diodos, introducción a osciladores y ejemplos de simulación mediante PSpice.

e) Un listado bibliográfico.

Existen una serie de cuestiones que deben conocerse (y que el lector estudiante u otro usuario del libro debería siempre preguntarse) antes de encarar su lectura (o cualquier libro de texto técnico en general):

¿Cuál es la base físico, matemática y circuital necesaria?

Desde la primera página, se descuenta que el lector posee una sólida formación básica en:

- Análisis matemático y álgebra.
- Física (mecánica, calor, óptica, electricidad, magnetismo, cuántica, sólidos, semiconductores y dispositivos semiconductores).
- Análisis y diseño de circuitos eléctricos básicos (incluye la comprensión del significado de los teoremas circuitales aplicables a circuitos lineales).
- Nociones del funcionamiento y la utilización de los instrumentos básicos utilizados en circuitos electrónicos y mediciones eléctricas.
- Sólidos conceptos de modelización en temas fundamentales de las ciencias básicas y bases de construcción de modelos para simulación y su uso en los programas comunes en matemática y circuitos eléctricos.

¿Qué conceptos debería manejarse más profundamente de toda esa base físico, matemática y circuital necesaria?.

Si bien la respuesta obvia es “todo”, es demasiado amplia como para encarar tranquilos la lectura. Es sabido que, en general todo concepto adquirido asignatura tras asignatura en una carrera de ingeniería (o en la utilización práctica de conocimientos alcanzados en estudios terciarios o técnicos), termi-

na de madurar a veces (si es que alguna vez lo hace) tiempo después o mucho tiempo después de adquirido, aunque creamos a ciencia cierta que lo hemos comprendido todo en el momento de aprobar la materia.

Entonces, ¿cuál es el parámetro que debe medir para “saber si sabe”?.

Primero, el contacto entre pares: la charla y debate de los temas entre estudiantes (buen hábito, si lo hay, para cursar una carrera técnica como ingeniería) y con los docentes, nos brinda una buena referencia sobre nuestro nivel de conocimiento.

Segundo, el manejo de la terminología correspondiente: resulta “imposible” explicar a alguien si “el incremento de corriente positivo, provoca determinado fenómeno” o que la tensión de reposo de un diodo dado tiene una variación negativa con el incremento de temperatura”, si no se comprenden y utilizan las palabras “incremento”, “corriente”, etc. con la fluidez necesaria y no se representan los esquemas gráficos adecuados en escalas proporcionadas para que quede claro lo que se pretende comprender o transmitir.

Y tal vez, este segundo parámetro condicione directamente al primero: “difícil tener los conceptos claros si no se tiene el lenguaje adecuado para expresarlos”.

¿Dónde se debería hacer hincapié en la lectura de este texto?

Contestar otra vez “en todo”, no es una respuesta agradable (al menos para quien la lee). Un texto técnico no es una novela de suspenso. Queremos saber de antemano hacia dónde apunta la explicación y dónde prestar más atención y no esperar llegar al final del capítulo para saber “cuál circuito es el asesino”.

Básicamente, los ocho capítulos iniciales apuntan a completar la comprensión de dos herramientas fundamentales en el estudio de los circuitos electrónicos: la ***modelización*** y la ***inspección***.

Para poder comprender el funcionamiento de un sistema determinado, por más simple o complejo que sea, resulta necesario construir un modelo matemático “que lo recree”, dentro de las limitaciones que pretendamos imponerle de acuerdo con las necesidades (limitaciones en tensión, frecuencia, potencia, etc.). El poder entender y manejar esta ***complejización*** o ***simplificación***, es una de las bases fundamentales para la comprensión del funcionamiento de sistemas circuitales complejos.

Por otro lado, “***la inspección***” va asociada con el concepto anterior, en cuanto a que, una vez construido ese modelo, nos sirva para “ver” y “predecir” su comportamiento con operaciones algebraicas simples e incluso sacando cuentas mentalmente. Dentro de este aspecto resulta fundamental, para los circuitos lineales, el manejo del teorema de Thévenin como herramienta de reducción que ayude a “inspeccionar” rápidamente. Se entiende sin lugar a dudas que el “ver” y “predecir” el comportamiento del modelo, ya sea los resultados que se obtengan mediante cálculos manuales o utilizando un programa de simulación, equivale a comprender el funcionamiento del dispositivo o del circuito real en estudio, por complejo que sea.

Obviamente que, para el diseño de circuitos, también son de importancia estos dos conceptos, pero realizando un camino inverso: partiendo de valores deseados, se construyen, usando ecuaciones simples, modelos básicos

(un diagrama de bloques funcional), que se irá complicando, llenando el contenido de esos bloques, hasta llegar al circuito final diseñado.

¿Cómo deben encararse la resolución de los problemas numéricos?

Primero, ***leyendo completo el enunciado del problema*** y no resolviendo un ítem esperando que nos sorprenda el ítem siguiente (recordar que no es una novela de suspenso), porque tenemos la necesidad de conocer, cuál es su objetivo final global y cómo encarar y seleccionar la forma más conveniente para alcanzarlo.

Segundo, teniendo en cuenta los dos aspectos: *modelización e inspección*. Saber qué modelo usar o construir, reduce variables a considerar. La *inspección* simplifica el cálculo y desarrolla un fuerte conocimiento de cómo se comportan los circuitos.

Es cierto, todo circuito puede resolverse mediante sistemas de “n” ecuaciones, pero ¿cuánto tiempo nos lleva resolverlas?. Alguien diría: “poco, pues tengo un programa simulador de PC que utiliza los modelos matemáticos más complejos posibles y da resultados en segundos con error mínimo”. Pero, ¿y si el sistema está representado por ecuaciones no lineales que dificultan su convergencia?, ¿y si en lugar de introducir un dato de 10V, por error ponemos 100V?. No se garantiza un resultado feliz salvo que “conozcamos a priori” (***por inspección***) a dónde queremos llegar, es decir ***sepamos interpretar los resultados*** dado que “tenemos idea” de los valores finales compatibles con el sistema a resolver.

¿Y las cifras numéricas?. De ahí la importancia de tener una base importante de un laboratorio de instrumentos y de las mediciones básicas que deben realizarse. En un circuito tendremos componentes cuyos parámetros asociados están dados por el fabricante con tolerancias del 5% o del 1%, por ejemplo. ¿Tiene sentido entonces un resultado tal como 1,24457378 V cuando con ningún instrumento habitual lo puedo verificar, ni tampoco lo puedo garantizar dada la tolerancia de mis componentes?. La respuesta es obvia. Por las dudas la decimos: “***No***”.

Resulta entonces muy constructiva la resolución de situaciones problemáticas donde se tenga en cuenta las tolerancias con que se conocen los parámetros numéricos representativos de los dispositivos o circuitos a utilizar y los errores del instrumental que se usará para medir (si se trata de completar el trabajo en el laboratorio de mediciones), incluyendo los problemas causados por las puntas de medición, largo de los cables de conexión o líneas de los circuitos impresos, etc. De este modo, si mi instrumental tiene un error tabulado de medición, así como lo tienen mis componentes constructivamente, se puede prever un valor lógico a entregar de 1,2 V o 1,244 V.

De esto último, también se destaca la importancia de saber leer hojas de datos, para poder seleccionar componentes para un diseño, de acuerdo a sus especificaciones (tolerancias, valores típicos, límite, etc.).

Se reitera que, tanto para resumir conceptos fundamentales, como contrastar resultados por inspección, nada mejor que la resolución de problemas en equipos de trabajo, debatiendo caminos de solución (eso es parte de la inspección), la simulación y, si es posible, la construcción del circuito real y su posterior medición (una persona sola así como un programa de simulación en sí mismo, no pueden asegurar que el resultado alcanzado sea el correcto si no

se valida contra otro). Un ejemplo de esta forma recomendada para encarar una situación problemática, resulta ser el “Complemento A0.9” donde, a partir de una estructura de serie de problemas, se inicia cada caso con una guía de qué conclusiones deberían resumirse del problema anterior y una introducción teórica básica para encarar el siguiente, así como sugerencias de simulación, donde la verificación y discusión de resultados lo requiera.

¿Es de utilidad un texto sobre circuitos analógicos en la era digital?

Primera polémica. Es verdad, estamos en la era digital y todo (casi todo) parece solucionarse con software y con ”unos” y “ceros”. Pero, lamentablemente, el mundo real es analógico (a mi vecino lo sigo viendo sin pixelado). Es decir, que una de las tareas del área analógica (y no la única) es acondicionar las señales del mundo real, para que los sistemas digitales puedan hacer de las suyas (en forma más rápida y eficiente que un sistema analógico), y luego volver a acondicionar las señales devueltas por los sistemas digitales para entregarlas al mundo analógico.

¿Podemos decir entonces que la electrónica analógica es la que hace el “trabajo sucio” necesario e inevitable de los sistemas complejos actuales?. Es un poco exagerada esta afirmación: hay reinos analógicos aun inexpugnables para el área digital (un simple ejemplo lo constituyen los sistemas irradiantes como la señal que llega a nuestro teléfono celular).

¿Es de utilidad analizar también circuitos con componentes discretos en la era de los circuitos integrados?

Segunda polémica. Aquí debemos centrarnos en cuál es el ámbito que abarca este texto (así como todos los que figuran en la bibliografía principal que se brinda): un curso “de grado” de circuitos electrónicos analógicos, que también se pueda utilizar como un libro de profundización conceptual en el tema, para graduados universitarios, terciarios o secundarios (si es que lo necesitan en su trabajo profesional y poseen las bases formativas suficientes para su comprensión).

¿Cuándo el futuro ingeniero se verá frente a algún problema de circuitería analógica?. En la gran mayoría de los casos (para no decir 99,9%), cuando se enfrente a una placa de circuito impreso donde siguen conviviendo circuitos integrados y algunos componentes discretos. El pequeño porcentaje restante (esa décima o centésima parte porcentual), llega a diseñar un circuito integrado y la décima de esa décima llega a poner mano en la oblea de silicio donde se construyen. ¿Esa distribución porcentual es sólo de nuestro país?. “No”, cualquier país por más desarrollado que se encuentre posee una distribución con igual tendencia.

Es por ello que el conocimiento del interior de los circuitos integrados para el ingeniero medio debe estar circunscrito a un ***conocimiento básico*** de sus etapas internas y a un manejo de herramientas que le permitan “modelizarlo hacia afuera”, o sea a partir de los valores de señales eléctricas que entrega, dejando la puerta abierta para que (si el estudiante o profesional lo necesite o desee) pueda con cursos o lecturas más avanzadas, incursionar en el interior del integrado con más detalle.

En este aspecto, nada mejor que tomar el ejemplo de la electrónica digital y decir: “para usar un microcontrolador, solo necesito conocer sus blo-

ques funcionales internos básicos y las señales que entrega al exterior". Alguien lo construirá, y ese alguien será un ingeniero especializado en el área. El diseñador de sistemas que los utilicen no necesitarán en general esta profundidad en el tema, salvo que deba desarrollar sistemas extremadamente complejos, donde para garantizar su confiabilidad haya que adentrarse en el interior del integrado.

¿Por qué no hablar sólo de tecnología MOS?

Porque el MOSFET domina el área digital, pero en la analógica tiene aún fuerte competencia. Por ejemplo: en alta potencia el transistor bipolar sigue teniendo importancia; en muy alta frecuencia, la tiene el MESFET (un JFET de unión metal-semiconductor) y en baja potencia y frecuencia, el dominio a nivel de circuito integrado (en el discreto es el bipolar) parecería ser del MOSFET pero, ¿cómo se construye un amplificador de instrumentación logarítmico?: con transistores bipolares; ¿quién protege al circuito integrado MOS del daño producido por las descargas electrostáticas?: los transistores bipolares parásitos que conviven en el integrado.

¿Por qué aparecen apéndices de física de semiconductores si se dice que se da por sabido ese tema?

Esto viene a cuento sobre lo dicho de manejar el lenguaje adecuado para analizar y realizar explicaciones. El tema de juntura metal-semiconductor por ejemplo, planteado en el Apéndice B tiene como fin no solo el dar un breve repaso sobre conceptos útiles a todos los dispositivos que se tratarán (uniones PN, metal-semiconductor y sistemas metal-óxido-semiconductor) sino poner en evidencia la importancia de la terminología técnica, desarrollando las explicaciones de la manera más coloquial posible, tratando de prescindir de desarrollos matemáticos (volvemos a la idea de "inspección").

En el mismo sentido, los Apéndices D y E, apuntan a mostrar la utilidad y potencia de un programa simulador (PSpice) que sirva como herramienta de análisis, más que a enumerar comandos que permitan entregar resultados.

Cabe destacar que el bloque de apéndices fue realizado con la colaboración del Ing. *Juan Miguel Kelly* y del Ing. *Daniel Arturo Veiga*.

La bibliografía

Por último, se destaca un listado bibliográfico, donde se detalla la bibliografía básica de consulta y la complementaria que puede consultarse para ampliar y/o repasar los distintos temas desde diferentes puntos de vista.

Todo libro por más novedoso y original que pretenda ser, se apuntala sobre una base bibliográfica que le da sustento y la experiencia adquirida por los autores. Todo libro tiene errores (conceptuales y de tipografía) que van corrigiéndose con el correr de las ediciones. Por eso es que resulta importante que el estudiante o lector que lo utilice nos devuelva su apreciación para ir corrigiendo y mejorando su especto.

Los autores

Buenos Aires, 2014

Gregorio Oscar Glas: gglas@undav.edu.ar

Julio Guillermo Zola: jzola@fi.uba.ar

CAPÍTULO I

Principios básicos

Principios básicos

Supongamos tener un dispositivo eléctrico que definiremos del siguiente modo: Se modeliza mediante un bloque, como el que se muestra en la Fig. 1.1. Posee un par de terminales 2 y 2' que se conectan a una ***fuente de alimentación de tensión continua*** V_A en serie con una resistencia R_C. En esta resistencia el dispositivo entregará la potencia útil que se busca obtener de él, por lo que se la denominará ***resistencia de carga*** de dicho dispositivo.




Fig. 1.1

La fuente de alimentación de tensión continua V_A, hará circular por la resistencia R_C y el dispositivo una corriente continua I_O que saldrá por el borne positivo de la fuente entrando al dispositivo por su terminal marcado como "2". Entre los terminales 2 y 2' existirá una diferencia de potencial de continua V_O. De acuerdo al sentido que se ha establecido para I_O, ***a los efectos de la fuente*** V_A ***el dispositivo se comportará*** como un ***elemento pasivo*** de manera que la potencia entregada por V_A se consumirá, parte en R_C y parte en el dispositivo.

Este dispositivo posee además otro par de terminales 1-1' desde los cuales puede controlarse, ***por medio de una tensión continua*** V_I ***aplicada*** entre ellos, ***el valor de la corriente*** I_O que circula por los terminales 2-2' – Fig. 1.2 – **(1)**.

De acuerdo con las condiciones de funcionamiento enunciadas para el dispositivo, diremos que el par de terminales 1-1' cumple la función ***de par de terminales de entrada*** al dispositivo, en tanto que 2-2' representa al ***par de terminales de salida,*** que entregan a la carga la corriente y tensión elaboradas por el dispositivo a partir de la tensión aplicada a los terminales de entrada.

(1) Cabe acotar que según sea el principio físico de funcionamiento del dispositivo que se utilice, al aplicar una tensión V_I entre el par de terminales de entrada o control, la corriente de entrada I_I podrá ser nula o poseer un valor finito.




Fig. 1.2

Se admitirá considerando inicialmente un modelo básico de este dispositivo, que la corriente de salida I_O ***resulta proporcional a la tensión de entrada*** V_I, y denominaremos G_m a la ***constante de proporcionalidad***, por lo que se podrá escribir:

$$I_O = G_m V_I \qquad (1.1)$$

en donde $G_m = I_O / V_I$, posee dimensiones de conductancia y vincula una variable de salida (I_O) con una de entrada (V_I) por lo que se la denominará conductancia mutua o transconductancia. De este modo G_m constituye la ***transconductancia para corrientes y tensiones continuas*** del dispositivo y será un valor constante (por haberse supuesto que es una constante de proporcionalidad), y por ende independiente de los valores de I_O y V_I. Como I_O depende sólo de V_I, de acuerdo a la definición dada del dispositivo, resultará independiente de V_O. Se considerará, para simplificar la explicación, que G_m es positivo para los sentidos de referencia definidos para I_O y V_I. El valor de I_O queda determinado por lo tanto, ***exclusivamente*** por la tensión V_I. Se aceptará además que la ecuación (1.1) es válida sólo para valores positivos de V_I (y por ende de I_O).

La tensión V_O entre los terminales 2-2', resulta de la aplicación de la ley de Kirchoff de tensiones en la malla de salida del circuito:

$$V_O = V_A - I_O R_C \qquad (1.2)$$

Formalmente, ***la relación*** V_O / I_O representa el valor de una ***resistencia equivalente para la continua, que presenta el dispositivo a la fuente*** V_A, ***para un valor*** dado de la tensión de control V_I, dependiendo de ésta. Al aumentar la tensión V_I, se incrementará I_O, aumentando la caída de tensión en R_C y disminuyendo en consecuencia

V_O, con lo que disminuirá la resistencia equivalente que presenta el dispositivo a la fuente V_A.

Se mantendrá también la condición que el dispositivo definido siempre actuará como pasivo a los efectos de la tensión aplicada al circuito de salida, V_A, por lo que al variar el valor V_I, la corriente de salida I_O y la tensión de salida V_O se mantendrán siempre positivas de acuerdo a los sentidos de referencia adoptados en la Fig. 1.2.

Si se representa la corriente de salida I_O en función de la tensión de salida V_O, se obtendrá una ***familia de rectas horizontales con*** V_I ***como parámetro***, dado que I_O no depende de V_O de acuerdo a las particularidades con que se ha definido a este dispositivo. Estas curvas características de salida del dispositivo serán funciones de la forma:

$$I_O = f(V_O)\big|_{V_I=\text{cte}} \qquad (1.3)$$

El número de curvas $I_O = f(V_O)\big|_{V_I=\text{cte}}$, es decir con V_I como parámetro, será infinito, una para cada uno de los infinitos valores que puede tomar V_I.

Tal como indica la expresión (1.1), a iguales incrementos de V_I corresponden iguales incrementos de I_O, por lo que al tomar incrementos iguales de V_I, las rectas horizontales $I_O = f(V_O)\big|_{V_I=\text{cte}}$ tendrán la misma separación en el eje I_O.




Fig. 1.3

La familia de rectas indicada en la Fig. 1.3 se denomina ***características estáticas de salida del dispositivo*** para valores de V_I constantes, identificándose a la ***tensión de control*** V_I como parámetro de entrada. Las características estáticas de salida con V_I ***como parámetro*** representan el ***lugar geométrico de los posibles pares de valores*** $(I_O;V_O)$ impuestos ***por el dispositivo*** al circuito exterior de la malla de salida.

De acuerdo a las consideraciones tenidas en cuenta en cuenta al definir a este dispositivo, las características de salida deberán restringirse al primer cuadrante, ya que la potencia de continua entregada al dispositivo por V_A, - $V_O . I_O$ - debe ser positiva (***potencia consumida*** por el dispositivo entre sus terminales de salida, entregada por la fuente V_A).

Como la constante de proporcionalidad entre I_O y V_I se definió positiva para los sentidos de referencia indicados en la Fig. 1.2, si se admite la validez de la ecuación (1.1) para valores negativos de V_I, se tendrán valores negativos de I_O, por lo que será necesario que V_O sea también negativa para que el dispositivo resulte pasivo a los efectos de V_A. En ese caso, conservando todos los sentidos de referencia de la Fig. 1.2, las curvas $I_O = f(V_O)\big|_{V_I = \text{cte}}$ estarán en el tercer cuadrante y serán válidas para valores negativos de V_I. En este caso, para que el conjunto del dispositivo que se ha definido y su circuito asociado puedan funcionar, deberá invertirse la fuente de alimentación V_A.




Fig. 1.4

La representación gráfica de la función $I_O = f(V_I)$, dada por la expresión (1.1), conduce a la característica más importante del tipo de dispositivo que se quiere introducir a partir de la definición dada. Esta es la ***Característica estática de transferencia directa***. Esta característica muestra la ***acción de control***, que es el **principio** básico de acción del dispositivo definido. La Fig. 1.4 muestra esta característica que en este caso será una recta que pasa por el origen con pendiente G_m .

Si se conocen V_A, R_C y G_m, puede determinarse ***el punto de trabajo en continua*** "*Q*" del dispositivo, definido por el ***par de valores*** $(I_{O_Q}; V_{O_Q})$, para ***un dado valor de*** V_I (V_{I_Q}). Para encontrarlo, ***analíticamente*** bastará aplicar las ecuaciones (1.1) y (1.2) y para hacerlo ***gráficamente***, la solución se obtiene de la intersección de la característica de salida correspondiente al valor del parámetro $V_I = V_{I_Q}$ y la re-

cta que resulta de representar la ecuación (1.2) en el plano I_O-V_O - Fig. 1.5.-.




Fig. 1.5

Esta recta se denomina ***Recta de carga estática (RCE)*** y representa el ***lugar geométrico de los posibles pares de valores*** $(I_O;V_O)$ impuestos ***al*** dispositivo ***por el circuito exterior de continua de la malla de salida***. La ecuación de la recta de carga estática se obtiene despejando I_O en función de V_O a partir de la ecuación (1.2) y tiene por ***pendiente*** a $\text{tg}(\alpha) = -1/R_C$, ***abscisa al origen*** V_A ***y ordenada al origen*** V_A / R_C:

$$I_O = -V_O / R_C + V_A / R_C \qquad (1.4)$$

Si se modifica la tensión continua de control V_I, el punto de trabajo cambiará de ubicación, ***manteniéndose siempre sobre la recta de carga***.




Fig. 1.6

El punto de trabajo en continua (o estático) "Q" podrá tener cualquier ubicación sobre la recta de carga entre los límites dados por las intersecciones de esta con los ejes de coordenadas. Esto está de acuerdo con el hecho de que la ecuación (1.1) es válida en el primer cuadrante. De este modo la corriente I_O podrá tomar como valor mínimo $I_{O_m} = 0$ y valor máximo $I_{O_M} = V_A / R_C$, como se ve en la Fig. 1.7.

Para valores de V_I menores que cero o mayores que I_{O_M}/G_m se admitirá que el punto de trabajo permanecerá en uno de los puntos extremos definidos. En resumen, V_I ***tendrá posibilidades de controlar la corriente de salida*** I_O, solo mientras se cumpla $0 \le V_I \le V_{O_M}$ que se denomina ***rango de control de la variable de entrada***. Fuera de este rango, V_I pierde la propiedad de controlar a I_O y el punto *Q* se ubicará con corriente de salida nula y tensión V_A para todo $V_I \le 0$ y en la posición de tensión de salida nula y corriente V_A / R_C para todo $V_I \ge I_{O_M}/G_m$.





Fig. 1.7

Gráficamente, se ve que ***al variar*** V_I ***varía*** el valor del ángulo β de acuerdo a la relación de I_O con V_O, es decir, se modifica ***el valor de la resistencia estática de salida*** R_{E_0} dada por ***la relación*** V_O/I_O, como se desprende de la Fig. 1.7 donde se cumple que $\text{tg}(\beta) = 1/R_{E_0}$ **(2)**, para el punto de trabajo correspondiente a cada valor de la tensión de entrada V_I. Es decir, variando la tensión del control V_I se esta variando la resistencia estática de salida R_{E_0} del circuito. Esto equivale a que, desde el circuito de entrada, se transfiere a la malla de salida, una resistencia variable, cuyo valor se controla mediante la tensión de entrada V_I. De este modo, surge que el funcionamiento del dispositivo definido, se basa en obtener una ***resistencia estática variable a la salida, cuyo valor se transfiere*** desde la entrada a partir de las variaciones del parámetro de control. A este resultado se lo denomina ***efecto transistor***.



(2) La resistencia estática de salida, para un valor determinado de V_I, se define colocando un generador de tensión continua ideal entre los terminales de salida del dispositivo ***como tensión de prueba*** V_{Op} y hallando la relación entre la tensión de prueba y la corriente que ésta produce $R_{E_0} = V_{Op}/I_{Op}\,|_{V_I=\text{cte}}$ (equivalente a conectar un óhmetro entre los terminales 2-2´).

CAPÍTULO II

Base de funcionamiento de los dispositivos amplificadores

Modos de funcionamiento

El dispositivo de control de señal bajo estudio, que ya llamaremos ***transistor***, puede trabajar en ***dos modos de funcionamiento*** claramente diferenciados: modo ***digital*** y modo ***analógico***.

2.1.- Funcionamiento del dispositivo en modo digital

En el modo digital, V_I podrá tomar valores tales que el punto de trabajo se encuentre sólo en dos puntos determinados de la recta de carga estática, generalmente en uno u otro extremo de ella, pues allí teóricamente no existe disipación de potencia.

Para V_I nulo o negativo (de acuerdo con los sentidos adoptados), el punto de trabajo estará en el extremo inferior de la RCE donde I_O = **0** y $V_O = V_A$, resultando infinita la resistencia que presenta el dispositivo a la carga (equivalente a una llave abierta). En este caso se dirá que el dispositivo esta ***al corte***. Si V_I es tal que la corriente I_O sea igual a V_A/R_C, el punto de trabajo se ubica en el extremo superior de la RCE con $I_O = V_A/R_C$ y V_O = **0**, de donde la resistencia que presenta el dispositivo a la carga resulta nula (equivalente a una llave cerrada). En este caso se dirá que el dispositivo esta ***saturado***, ya que la corriente I_O no puede seguir aumentando aunque lo haga V_I.

Para este modo de operación el dispositivo puede representarse como se indica en la Fig. 2.1, donde ***la condición de llave abierta o cerrada se comanda por medio de la tensión de control*** V_I.




Fig. 2.1

Entonces, en el modo de operación digital, el dispositivo trabajará al corte o saturado. Es de hacer notar que ***en ninguno de los casos el dispositivo disipa potencia***.

2.2.- Funcionamiento del dispositivo en modo analógico

En ***modo analógico*** la señal de control V_I toma ***cualquiera de los infinitos valores comprendidos entre*** **0** ***e*** I_{O_M}/G_m. En este caso la

tensión aplicada entre los terminales de entrada del dispositivo ***podrá ser una tensión continua o variable en el tiempo***. Tomaremos para nuestro estudio un caso particular en que la tensión de entrada esta compuesta por una continua a la que se superpone una señal que varía en el tiempo. De aquí en adelante denominaremos v_I a la tensión total de entrada, reservando el símbolo V_I para la componente continua e indicando con v_i a la señal que varía en el tiempo a su alrededor:

$$v_I = V_I + v_i \qquad (\mathbf{2.1})$$

Entenderemos por ***señal aplicada***, a una tensión (o corriente) que varía en el tiempo resultando un incremento (positivo, negativo o periódico con semiciclos de ambos signos) de la tensión total v_I. Este incremento podrá ser un escalón de tensión del tipo:

$$v_i = V_i \cdot u(t) \qquad (\mathbf{2.2})$$

o una tensión que varía en el tiempo en forma periódica o no.

Con ***base conceptual en el desarrollo de Fourier***, resulta de suma facilidad para comprender la propiedad fundamental del funcionamiento de los dispositivos de control de señal en un circuito, considerar que v_i varía senoidalmente en el tiempo:

$$v_i = \hat{V}_i \operatorname{sen} wt \qquad (\mathbf{2.3})$$

De este modo se considerará que ***se excita al dispositivo*** con una señal ***alterna senoidal***, que varía alrededor de la tensión continua V_I aplicada. Por tratarse v_i de una senoide queda claro que, mientras no se diga lo contrario, ***la señal*** es de una función del tiempo que ***no posee valor medio*** y se encuentra aplicada desde $t \rightarrow -\infty$, con lo que el estudio se realizará en régimen senoidal permanente o estacionario, no existiendo transitorios para $t \geq \mathbf{0}$.

En ***ausencia de señal alterna***, la corriente de salida corresponderá al valor continuo V_I de la entrada. El punto de trabajo así determinado se denomina ***punto de trabajo estático***, ***punto de polarización***, ***punto de trabajo en reposo*** o simplemente ***punto de reposo*** y se indica con la letra *"Q"*. Los valores continuos de tensiones y corrientes -V_I, I_I, V_O e I_O- correspondientes a este punto se indicarán, para dar mayor énfasis, con el agregado del subíndice Q (V_{I_Q}, I_{I_Q}, I_{O_Q}, V_{O_Q}). En este caso, las ***potencias puestas en juego*** en el circuito de salida serán:

Potencia entregada por V_A: $$P_A = V_A \cdot I_{O_Q} \qquad (\mathbf{2.4})$$

Potencia disipada en el dispositivo[(1)]: $P_d\,(v_i = 0) = V_{O_Q} \cdot I_{O_Q}$ (**2.5**)

Potencia de continua disipada en R_C: $P_{R_C} = (V_A - V_{O_Q}) \cdot I_{O_Q}$ (**2.6**)

Al aplicar señal alterna v_i en los bornes de entrada, el valor de ***tensión total*** v_I entre los terminales de control será:

$$v_I = V_{I_Q} + v_i \qquad (\mathbf{2.7})$$

Se admitirá que $\hat{V}_i$ es tal que v_I nunca se hace negativa ni superior a I_{O_M}/G_m y que ***la frecuencia*** de v_i es tal, que ***todos los efectos reactivos son despreciables***.

Para cada instante se tendrá un valor determinado del valor del v_I total y ***el punto de trabajo correspondiente a ese instante*** deberá encontrarse sobre la característica de salida que corresponde ***a ese valor instantáneo total de*** v_I. De este modo, el ***punto de trabajo instantáneo o punto de trabajo dinámico,*** Q_i, tendrá una trayectoria determinada en el plano I_O-V_O en los ***alrededores del punto de reposo*** Q. Si los efectos reactivos son despreciables, esa trayectoria será una recta.

Se denomina ***Recta de Carga Dinámica (RCD)*** al ***lugar geométrico de los posibles pares de valores*** $(i_O;v_O)$ de la corriente y tensión total, impuestos ***al dispositivo por el circuito exterior de señal de la malla de salida***, es decir de los ***puntos de trabajo instantáneos*** en el plano I_O-V_O.

Si se admite que el ***circuito de continua visto desde los terminales 2-2'***, ***mirando hacia la carga*** desde el dispositivo en estudio, ***coincide con el de alterna***, la recta de carga dinámica coincidirá con la recta de carga estática ya trazada. Más adelante se verán circuitos donde no existe esa coincidencia.

De acuerdo a la ecuación (1.1) se tendrá:

$$i_O = G_m \cdot v_I = G_m \cdot \left(V_{I_Q} + v_i\right) = G_m \cdot V_{I_Q} + G_m \cdot v_i \qquad (\mathbf{2.8})$$

lo que conduce a:

$$i_O = I_{O_Q} + i_o \qquad (\mathbf{2.9})$$

[(1)] Debe quedar claro que en este caso nos referimos a la ***potencia disipada por el dispositivo en ausencia de señal***, que se conoce como potencia de entrada de continua al dispositivo P_e dado que, justamente, a partir de esta potencia de corriente continua que se disipa totalmente en el dispositivo cuando $v_i = 0$, se obtendrá la potencia de señal útil en la carga al ser $v_i \neq 0$.

y admitiendo que i_o se encuentra en fase con v_i, se tendrá:

$$i_o = \hat{I}_o \text{sen} wt \qquad (\mathbf{2.10})$$

De este modo v_O será:

$$v_O = V_A - i_O \cdot R_C = V_A - \left(I_{O_Q} + i_o\right) \cdot R_C = V_{O_Q} + v_o \qquad (\mathbf{2.11})$$

resultando:

$$v_o = -i_o R_C = -\hat{I}_o R_C \text{sen} wt = -\hat{V}_o \text{sen} wt = \hat{V}_o \text{sen}(wt + \pi) \qquad (\mathbf{2.12})$$

De donde surge que i_o y v_o se encuentran en contrafase.

Si se realiza el análisis de ***las potencias puestas en juego cuando hay señal alterna aplicada***, se observa que la potencia disipada por el dispositivo en presencia de señal resulta menor que sin ella, y que la diferencia aparece como potencia de alterna sobre R_C. La potencia que entrega la fuente de alimentación permanece constante, de lo que se desprende que ***el dispositivo convierte parte de la potencia de continua que recibe***, ***en potencia de alterna que entrega a la resistencia de carga*** R_C, ***controlada por la señal de entrada*** v_i.

A los efectos de la resistencia de carga, ***el dispositivo se comporta*** como ***un generador de señal alterna*** que transforma energía eléctrica de continua tomada de la fuente de alimentación en energía eléctrica de alterna que entrega a la carga, es decir que ***es un dispositivo activo para la señal alterna a los efectos de la carga***.

Hasta este momento se ha tenido en cuenta solamente la influencia de la tensión v_I sobre la corriente i_O. Sin embargo, en algunos dispositivos, al aplicar una tensión v_I en los bornes de entrada circulará por ellos una corriente i_I. ***El valor de dicha corriente depende del dispositivo real a considerar***, pudiendo en varios casos ser nula la componente de corriente continua I_I e incluso resultar despreciable la componente de señal alterna i_i, para frecuencias muy bajas de señal (efectos reactivos despreciables). De este modo, entre los dispositivos prácticos utilizados normalmente, de existir $i_I \neq \mathbf{0}$ se podrá trazar una ***característica estática de entrada del dispositivo***.

Si al aplicar una tensión continua V_I circula una corriente I_I, ***se disipará en la entrada*** del dispositivo ***una potencia de continua***:

$$P_I = V_I I_I \qquad (\mathbf{2.13})$$

Al superponer una ***tensión alterna de entrada o de excitación*** v_i, circulará una componente de corriente alterna de excitación i_i, aunque I_I sea nula, por lo que el generador de señal ***de excitación*** v_i deberá entregar, si hay efectos disipativos para la señal en la entrada del dispositivo, una ***potencia media de señal alterna*** igual a:

$$P_i = \hat{V}_i \hat{I}_i / 2 \qquad (\mathbf{2.14})$$

A esta potencia se la denomina ***Potencia de excitación***.

La ***potencia media de alterna entregada a la carga*** o potencia de señal útil en la carga de valor, $P_o = \hat{V}_o \hat{I}_o / 2$, se extrae de la fuente de alimentación V_A, mientras que la potencia de excitación, P_i, es entregada por la fuente de señal de control.

En estos dispositivos la potencia de alterna en la carga, denominada ***Potencia de salida***, es mucha mayor que la potencia de excitación y se define como ***Ganancia de potencia*** a la relación entre ellas:

$$G_P = P_o / P_i \qquad (\mathbf{2.15})$$

Dado que hemos considerado al ***dispositivo amplificador*** como un ***elemento que transforma potencia de continua*** que recibe de la fuente de alimentación ***en potencia de alterna*** que entrega a la carga, definiremos para éste un rendimiento, de la misma manera en que se lo hace para cualquier sistema que transforme energía de una forma a otra. Llamaremos ***Potencia de entrada*** a la potencia de continua que recibe el dispositivo de la fuente de alimentación (en este ejemplo coincide con la potencia disipada en el dispositivo en ausencia de señal).

El rendimiento del dispositivo se definirá como la ***relación*** entre la ***potencia de alterna útil sobre la carga*** y la ***potencia de entrada de corriente continua***:

$$\eta_d = P_o / P_e = P_o / P_d \big|_{v_i = 0} \qquad (\mathbf{2.16})$$

Puede también definirse un rendimiento respecto a la potencia de continua total entregada por la fuente de alimentación, que será la relación entre la potencia de alterna útil sobre la carga y la potencia entregada por V_A:

$$\eta_A = P_o / P_A \qquad (\mathbf{2.17})$$

2.3.- Análisis de las potencias puestas en juego

Estudiaremos, las ***potencias que se ponen en juego en la malla de salida***:

- Cuando trabajamos ***sin señal alterna de excitación aplicada***:

$$v_i = 0 \rightarrow \begin{cases} P_A\left(v_i = 0\right) = V_A I_{O_Q} \\ P_d\left(v_i = 0\right) = V_{O_Q} I_{O_Q} = P_e \\ P_{R_C}\left(v_i = 0\right) = P_{R_C\,cc} = \left(V_A - V_{O_Q}\right) I_{O_Q} \end{cases} \qquad (\mathbf{2.18})$$

donde:

V_A : fuente de alimentación de tensión continua aplicada

I_{O_Q} : corriente que circula por el dispositivo en la malla de salida o de polarización

V_{O_Q} : tensión entre bornes de salida del dispositivo o tensión de polarización

P_A : Potencia entregada por la fuente de alimentación

P_e : Potencia continua de entrada al dispositivo

$P_{R_C\,cc}$: Potencia de continua disipada en la carga R_C.

- Cuando ***aplicamos*** la ***señal alterna de excitación*** v_i, la corriente total que circula por la malla de salida del dispositivo y la tensión total entre sus bornes será:[2][3]

$$\begin{cases} v_O = V_{O_Q} - \hat{V}_o \operatorname{sen} wt \\ i_O = I_{O_Q} + \hat{I}_o \operatorname{sen} wt \end{cases} \qquad (\mathbf{2.19})$$

La potencia P_A entregada por la fuente de alimentación será:

$$P_A = \frac{1}{T}\int_0^T V_A\, i_O\, d(t) \qquad (\mathbf{2.20})$$

$$P_A = \frac{1}{T}\int_0^T V_A\, i_O\, d(t) = \frac{1}{T}\int_0^T V_A (I_{O_Q} + \hat{I}_o \operatorname{sen} wt)\, d(t) = V_A I_{O_Q} \qquad (\mathbf{2.21})$$

La potencia P_d disipada en el dispositivo será:

[2] Cabe acotar que las expresiones halladas son válidas para señales senoidales que no poseen valor medio y por lo tanto las corrientes y tensiones medias o continuas se mantienen iguales a las continuas de polarización.

[3] Debe notarse que si i_o estuviera en contrafase con v_i, los resultados del análisis serían los mismos pues en ese caso v_o estaría en fase con v_i.

$$P_d = \frac{1}{T}\int_0^T v_O i_O\, d(t) = \frac{1}{T}\int_0^T (V_{O_Q} - \hat{V}_o \text{sen}wt)(I_{O_Q} + \hat{I}_o \text{sen}wt)\, d(t) =$$
$$= V_{O_Q} I_{O_Q} - \frac{\hat{V}_o \hat{I}_o}{T}\int_0^T \text{sen}^2 wt\, d(t) = V_{O_Q} I_{O_Q} - \frac{\hat{V}_o \hat{I}_o}{2} \qquad (\mathbf{2.22})$$

La potencia $P_{R_{C\,Tot}}$ total disipada en la carga será:

$$P_{R_{C\,Tot}} = \frac{1}{T}\int_0^T (V_A - v_O) i_O\, d(t) = \frac{1}{T}\int_0^T [V_A - (V_{O_Q} - \hat{V}_o \text{sen}wt)](I_{O_Q} + \hat{I}_o \text{sen}wt)\, d(t) =$$

$$= \frac{1}{T}\int_0^T [(V_A - V_{O_Q}) + \hat{V}_o \text{sen}wt\,](I_{O_Q} + \hat{I}_o \text{sen}wt)\, d(t) =$$

$$= (V_A - V_{O_Q}) I_{O_Q} - \frac{\hat{V}_o \hat{I}_o}{2} \qquad (\mathbf{2.23})$$

Las expresiones de las potencias indicadas en las ecuaciones de (**2.18**), pero ***con señal alterna de excitación aplicada*** resultan:

$$v_i = \hat{V}_i \text{sen}wt \rightarrow \begin{cases} P_A\,(v_i \neq 0) = V_A I_{O_Q} \\ P_d\,(v_i \neq 0) = V_{O_Q} I_{O_Q} - \dfrac{\hat{V}_o \hat{I}_o}{2} = V_{O_Q} I_{O_Q} - V_o I_o \\ P_{R_C}(v_i \neq 0) = P_{R_{C\,Tot}} = (V_A - V_{O_Q}) I_{O_Q} + V_o I_o \end{cases} \qquad (\mathbf{2.24})$$

En donde V_o e I_o son los correspondientes valores eficaces de la tensión y la corriente que, al ser en este caso senoidales, resultan $V_o = \hat{V}_o / \sqrt{2}$ e $I_o = \hat{I}_o / \sqrt{2}$ respectivamente. Si llamamos:

Potencia de entrada al dispositivo: $P_e = V_{O_Q} I_{O_Q} = P_d\,(v_i = 0)$

Potencia de alterna útil sobre la carga: $P_o = P_{R_{C_{ca}}} = \dfrac{\hat{V}_o \hat{I}_o}{2} = V_o I_o$

Las relaciones entre las potencias puestas en juego en el dispositivo cuando trabaja en reposo, ***sin señal alterna aplicada*** y cuando lo hace ***con señal***, se resumen en las expresiones 2.25.

$$\begin{cases} P_A\,(v_i = 0) = P_A\,(v_i \neq 0) = V_A I_{O_Q} \\ P_e = P_d\,(v_i = 0) = V_{O_Q} I_{O_Q} \\ P_d\,(v_i \neq 0) = P_e - P_o \\ P_{R_C}(v_i \neq 0) = P_{R_{C\,Tot}} = P_{R_{C\,cc}} + P_{R_{C_{ca}}} = P_{R_C}(v_i = 0) + P_o \end{cases} \qquad (\mathbf{2.25})$$

CONCLUSIONES

Pretendemos que el sistema amplifique, es decir, tener sobre R_C una tensión alterna de amplitud mayor que la señal de excitación, sobre la que, fundamentalmente, obtendremos la potencia de alterna útil.

Bajo estas condiciones, concluimos que:

- ***La potencia que entrega la fuente de continua*** V_A ***es la misma con o sin señal***.

- ***El dispositivo***, en estas condiciones de polarización en donde la señal alterna de salida está compuesta por la tensión v_o y la corriente i_o, que varían alrededor de un punto de reposo *Q*, ***disipa menor potencia cuando trabaja con señal aplicada*** que cuando trabaja sin ella. ***Parte*** de la potencia que disipa cuando trabaja sin señal, obtenida a partir de la fuente de alimentación de continua V_A, se transfiere a la carga como ***potencia de alterna útil*** P_o.

- ***La potencia*** que entrega el generador de excitación v_i, denominada potencia ***de excitación*** P_i, no se manifiesta en la salida sobre la resistencia de carga R_C como potencia de señal útil, es decir, ***no entra a formar parte del juego de potencias en el circuito de salida del dispositivo***. Por lo tanto, cualquiera sea la potencia de alterna consumida en la entrada (incluso puede resultar prácticamente nula), ***la salida del dispositivo*** se comporta como un ***"convertidor" de potencia de continua tomada de la fuente de alimentación*** V_A ***en potencia de señal útil en la carga.***

- ***La potencia útil de señal*** P_o ***que se entrega a la carga, depende de la amplitud de la tensión de entrada*** v_i. En otras palabras, se puede ***controlar la potencia útil entregada a la carga*** mediante ***la tensión de entrada***.

En resumen, el dispositivo ***convierte la potencia de continua que toma de la fuente de alimentación, en potencia de alterna en la carga, controlada por la tensión de entrada***. Esta es la base del funcionamiento de un dispositivo amplificador.

A los efectos de la carga, el dispositivo trabaja ***para la señal útil*** como ***un generador***, cuya amplitud está controlada por la amplitud de la tensión de entrada, pudiendo ser $\hat{V}_o >> \hat{V}_i$. Si el sistema es lineal para la señal, como el que estamos analizando, podemos suponer que la salida del dispositivo se comporta como un generador de corriente alterna $i_o = g_m v_i$, donde g_m es la transconductancia para la señal

alterna (en este caso particular $G_m = g_m$, de acuerdo con lo supuesto en el capítulo 1). El circuito equivalente del dispositivo, al solo efecto de la señal alterna a la salida, será como el indicado en la Fig. 2.2, donde: $g_m v_i$ es un ***generador de corriente controlado o dependiente*** de la tensión de señal de excitación v_i .




Fig.2.2

2.4.- Análisis gráfico de las potencias

Las expresiones obtenidas en 2.25 pueden representarse gráficamente en el plano de salida $i_O - v_O$ (indicando los ejes coordenados ***en este único caso*** con letra minúscula con subíndices mayúsculos para poner en evidencia que, como se trabaja con valores de continua a los que se suman señales alternas senoidales, se identifican con la nomenclatura utilizada para representar valores totales de corrientes y tensiones), tal como se muestra en la Fig. 2.3. Normalmente los ejes se indican con letra mayúscula y subíndice mayúsculo, $I_O - V_O$, pues son diagramas donde sólo se realizan gráficos de características estáticas, aunque se acostumbra extenderlo a valores totales (continuas mas alternas) si pueden despreciarse todos los efectos reactivos del circuito (diagrama cuasi estático).




Fig. 2.3

Las ***potencias representadas*** son:

- P_A : Potencia que entrega la fuente de alimentación (con y sin señal de excitación alterna aplicada).

$P_e = P_d\,(v_i = 0)$: Potencia de entrada de continua al dispositivo, el que la disipa totalmente en ausencia de señal. Es la potencia que el dispositivo recibe de la fuente de alimentación de continua para tomar una parte y transformarla en potencia de alterna útil en la carga.

$P_{R_C}(v_i = 0)$: Potencia disipada en la carga en corriente continua (ausencia de señal).

$P_o = P_{R_{C_{ca}}}$: Potencia de alterna útil sobre la carga.

$P_d\,(v_i \neq 0) = P_e - P_o$: Potencia que disipa el dispositivo con señal aplicada.

$P_{R_C}(v_i \neq 0) = P_{R_{C_{Tot}}} = P_{R_{C_{cc}}} + P_{R_{C_{ca}}} = P_{R_C}(v_i = 0) + P_o$:

Potencia total disipada en R_C con señal.

La definición de ***rendimiento del dispositivo*** como potencia de señal alterna útil en la carga, sobre la potencia de entrada de continua al mismo da una idea clara de ***su función*** como ***convertidor de potencia***.

$$\eta_d = P_o / P_e \qquad (\mathbf{2.26})$$

Muchas veces interesa conocer el rendimiento de todo el circuito en cuanto a la potencia útil de señal en la carga respecto de la potencia total puesta en juego, o sea la entregada por fuente de alimentación de continua, por lo que se puede definir un ***rendimiento del circuito amplificador*** como:

$$\eta_A = P_o / P_A \qquad (\mathbf{2.27})$$

Observando la Fig. 2.3, vemos que el ***rendimiento máximo del dispositivo*** como ***convertidor de potencia*** que se puede obtener, se logra cuando el punto *Q* se encuentra en el centro de la recta da carga y vale $1/2$. Bajo esta condición, la excursión en alterna del punto Q_i, es decir el movimiento del punto trabajo dinámico sobre la recta de carga, se produce entre ambos extremos de la misma.

Se repiten a continuación las definiciones dadas para las rectas de carga estática, en el capítulo I, y dinámica, en el punto 2.2 de este capítulo, de modo de diferenciar conceptualmente sus significados.

La ***Recta de carga estática (RCE)*** representa el ***lugar geométrico de los posibles pares de valores*** $(I_O;V_O)$ impuestos al dispositivo ***por los componentes del circuito de corriente continua de la malla de salida, exteriores al dispositivo***. El punto de trabajo en reposo o punto de polarización *Q*, queda fijado en forma unívoca por la tensión V_{I_Q} , aplicada en la malla de control o de entrada[(4)]. De acuerdo al valor de V_{I_Q} , la corriente continua de polarización I_{O_Q} circulará por la malla de salida y se tendrá una tensión continua de polarización V_{O_Q} entre los terminales de salida del dispositivo.

Al aplicar una señal alterna de excitación v_i , en serie con la tensión de polarización de entrada V_{I_Q} , para cada instante se tendrá un valor determinado de la tensión total aplicada $v_I = V_{I_Q} + v_i$. ***El punto de trabajo correspondiente a ese instante*** en el plano I_O-V_O deberá encontrarse en la intersección de la característica de salida que corresponde ***al valor que toma*** v_I en ese momento y el lugar geométrico de la curva que en el plano I_O-V_O imponen los elementos de la malla de salida externos al dispositivo. Si los efectos reactivos del circuito se pueden considerar despreciables, ese lugar geométrico coincidirá con el punto $(I_{O_Q};V_{O_Q})$ en los instantes en que v_i se anula $(v_I = V_{I_Q})$. De este modo, el ***punto de trabajo instantáneo o punto de trabajo dinámico***, Q_i, tendrá una trayectoria determinada en el plano I_O-V_O en los ***alrededores del punto de reposo*** *Q*. Si los efectos reactivos son despreciables, esa trayectoria será una recta.

Se denomina ***Recta de carga dinámica (RCD)*** al ***lugar geométrico de los posibles pares de valores totales*** $(i_O;v_O)$ impuestos ***al dispositivo por*** los componentes del circuito exterior ***de señal*** de la malla de salida, (trayectoria de los ***puntos de trabajo instantáneos*** Q_i en el plano I_O-V_O). Si el camino que imponen los elementos externos al dispositivo en su malla de salida resulta ***el mismo*** para la corriente continua I_{O_Q} y la corriente alterna i_o , las funciones que vinculan la corriente continua de salida con la tensión continua entre los terminales de salida y la corriente total de salida [$i_O = I_{O_Q} + i_o$] con la tensión total v_O, serán las mismas [$I_O = f(V_O)$ e $i_O = f(v_O)$], con lo que las rectas de carga estática y dinámica ***coincidirán*** como en el caso de la Fig. 2.3.

(4) De existir componentes reactivos externas al dispositivo en su malla de salida, se comportarán de acuerdo al principio de funcionamiento de los mismos para $\omega \rightarrow 0$. Los capacitares presentarán reactancia infinita, por lo que por ellos no circulará corriente continua y los inductores serán cortocircuitos.

Si estos caminos de corrientes son distintos, manteniéndose despreciables todos los efectos reactivos del circuito, ambas rectas serán distintas pero se cruzarán en el punto de trabajo estático *Q*, único punto en donde se tendrá $i_O = I_{O_Q}$ y $v_O = V_{O_Q}$.

Si existen componentes reactivos en la malla de salida, el camino de la corriente alterna i_o será distinto al de la corriente continua I_{O_Q}, aún cuando los efectos reactivos que introducen, sean despreciables a las frecuencias de interés de la señal de excitación. De haber un intervalo de frecuencias en donde ocurra esto último, se lo denominará habitualmente ***"rango de frecuencias medias"***. Por ejemplo, si se acopla al circuito de la Fig 1.2. del capítulo I, otra resistencia de carga R_L entre los terminales 2 y 2' a través de un capacitor de reactancia despreciable a la frecuencia de la señal aplicada, como se muestra en la Fig. 2.4, la corriente continua de salida I_{O_Q}, seguirá circulando sólo a través de R_C, pero la corriente de señal alterna, i_o, lo hará por R_C y R_L simultáneamente, teniendo por lo tanto caminos distintos.




Fig. 2.4

En esta figura se comprueba que por Kirchoff (KCL) deberá ser:

$$i_O = I_{O_Q} + i_o \qquad (\mathbf{2.28})$$

ya que I_{O_Q} no puede circular por R_L pues se encuentra el capacitor C_A en serie con ella e i_o circula a través de R_C y R_L siendo ($i_{R_{C_{ca}}} = i_{R_C} - I_{OQ}$):

$$i_o = i_{R_{C_{ca}}} + i_l \qquad (\mathbf{2.29})$$

Si se admite que V_A no posee impedancia interna, es decir, que se comporta como un cortocircuito para la corriente de señal $i_{R_{C_{ca}}}$ que circula por R_C, y se puede admitir que el capacitor de "acople" de R_L posee una reactancia despreciable a la frecuencia de la señal de excitación v_i, ambas corrientes alternas estarán en fase y se podrá considerar que las

resistencias R_C y R_L están directamente en paralelo para la señal, resultando en este caso:

$$v_o = -i_o R_{ca} \qquad (\mathbf{2.30})$$

donde:

$$R_{ca} = R_C // R_L \qquad (\mathbf{2.31})$$

Además, de existir efectos reactivos en el circuito, si las ondas senoidales de tensión y corriente de salida v_o e i_o se encuentran defasadas un ángulo distinto de 180º, de acuerdo a los sentidos de referencia adoptados, la ***trayectoria del punto de trabajo instantáneo*** sobre el plano I_O-V_O, ya no ***será*** una recta sino ***una elipse*** (figura de Lissajous con frecuencias iguales en ambos ejes ortogonales) si el sistema se comporta linealmente.

En este caso debe tenerse en cuenta que la potencia de señal sobre la carga será:

$$P_o = V_o I_o \cos \varphi_o \qquad (\mathbf{2.32})$$

donde $\varphi_o = \hat{v_o i_o}$ es el ángulo de defasaje entre v_o e i_o.

Por otro lado, en los terminales de entrada podrá existir también, eventualmente, una corriente de polarización I_{I_Q} y una corriente de señal alterna i_i, con lo que se disipará potencia de continua de polarización en la entrada del dispositivo y análogamente, el generador de excitación de señal, deberá entregar potencia de alterna. – Fig. 2.4 -.

$$v_I = V_{I_Q} + v_i \qquad i_I = I_{I_Q} + i_i \qquad (\mathbf{2.33})$$




Fig. 2.5

Podemos distinguir así dos potencias que se pueden disipar en la entrada del dispositivo[5]:

[5] Podrán existir ambas, una de ellas, o ser las dos nulas según sea el dispositivo real empleado y la configuración de trabajo en que se lo utilice.

Potencia de continua disipada en la entrada:

$$P_{I_Q} = V_{I_Q} I_{I_Q} \qquad (\mathbf{2.34})$$

Potencia de excitación alterna disipada en la entrada:

$$P_i = \hat{V}_i \hat{I}_i / 2 = V_i I_i \qquad (\mathbf{2.35})$$

Tal como se dijo al definir ganancia de potencia, en los dispositivos amplificadores prácticos normalmente resulta $P_i << P_o$, es decir, la potencia de señal alterna útil que se obtiene en la carga, puede ser controlada con una potencia de señal de excitación mucho menor que incluso puede ser o considerarse nula, según el caso. Es así que se define una ganancia de potencia $G_P = P_o / P_i$, dada por 2.15, normalmente mucho mayor que la unidad, que puede incluso tender a infinito.

En resumen: Todo dispositivo amplificador basa su funcionamiento en el ***efecto transistor***, que consiste en la variación de su resistencia estática de salida mediante ***una tensión de control de entrada***. Dicho efecto permite que el dispositivo funcione como ***convertidor de potencia de continua,*** tomada de la fuente de alimentación de tensión continua, ***en potencia de señal alterna útil sobre la carga***. En otras palabras, ***a los efectos de la carga*** conectada entre sus terminales de salida, el transistor se comporta como generador de potencia de alterna. Es decir, es un ***dispositivo activo*** para la señal alterna de excitación.

CAPÍTULO III

Análisis de pequeña señal de circuitos amplificadores

Parámetros característicos de los dispositivos amplificadores

En los dispositivos reales, la característica estática de transferencia no es lineal. La forma de la curva dependerá del dispositivo particular que se trate, la que corresponderá a una ***ecuación de transferencia*** distinta para cada caso, la que, además, dependerá de la tensión continua entre los terminales de salida, por lo que en un dispositivo determinado se tendrá una familia de curvas de transferencia con V_{OQ} como parámetro. Las características de entrada y salida tampoco resultan lineales. La ecuación (1.1), en consecuencia, no será válida.

Si se trabaja con una señal incremental senoidal de frecuencia tal que se puede admitir que todos los efectos reactivos son despreciables, a la que denominaremos en general señal alterna, que se suma a una continua de polarización, apareciendo en los gráficos como superpuesta a ella, se recorrerá una zona de una de las características de transferencia, si se admite que la tensión entre los terminales de salida se mantiene constante, alrededor del punto de reposo.[(1)]

Para realizar un primer estudio simplificado, se admitirá que la tensión entre los terminales de salida, no tiene influencia sobre la corriente de salida del dispositivo, lo que equivale a aceptar que la característica de transferencia es única. Desarrollando en serie de Taylor alrededor del punto de trabajo se tendrá:

$$i_O = I_{OQ} + k_1(v_I - V_{IQ}) + k_2(v_I - V_{IQ})^2 + k_3(v_I - V_{IQ})^3 + \ldots \qquad (3.1)$$

Siendo: $i_O - I_{OQ} = i_o$: componente alterna de i_O

$v_I - V_{IQ} = v_i$: componente alterna de v_I

O sea:

$$i_o = k_1 v_i + k_2 v_i^2 + k_3 v_i^3 + \ldots \qquad (3.2)$$

Si la amplitud de la componente de señal es suficientemente pequeña, pueden despreciarse los términos de orden superior al primero en el desarrollo en serie, resultando:

[(1)] Se hablará de señal alterna "superpuesta" a una continua cuando nos referimos a incrementos en función del tiempo del valor que denominamos "continua". Este último pasa a ser un valor de referencia alrededor del que varía la señal aplicada, dando lugar a un ***valor total*** función del tiempo, tal como se definió en las ecuaciones (2.5) y (2.6) del capítulo II. Evidentemente en este caso no es aplicable el ***Principio de superposición*** por más que se acostumbra a referirnos normalmente a una señal "superpuesta" a una continua. Para que el dispositivo pueda comportarse como ***activo*** a los efectos de la señal, debe ser previamente polarizado de modo conveniente, por lo que el orden de aplicación de la continua y la alterna no es intercambiable. De cumplirse la expresión (3.3) se tendrá ***linealidad*** solo para la señal alterna pero no para los valores totales de tensiones y corrientes.

$$i_o \cong k_1 \, v_i \qquad (3.3)$$

donde $k_1 = \left.\frac{di_O}{dv_I}\right|_Q$ tendrá dimensiones de conductancia

Por relacionar una variable de salida con una de entrada, k_1 será una ***conductancia mutua o transconductancia***. Su valor dependerá del punto de reposo considerado y, al ser independiente de la componente de alterna, deberá considerarse como un constante para ella. Denominaremos g_m a la transconductancia para señales alternas superpuestas a una componente continua y obtenida para un determinado punto de reposo ***Q***, aceptando que para la señal el dispositivo se comporta linealmente.

$$i_o = g_m \, v_i \qquad (3.4)$$

La ***transconductancia g_m definida para un punto de reposo Q*** no corresponde a la definida en la ecuación (1.1), ya que aquella pertenecía a un dispositivo con característica de transferencia lineal. Solamente en aquel caso se tendrá que, para la señal alterna será $g_m = G_m$ = cte., para cualquier punto de reposo. Realizando el mismo procedimiento con la característica de entrada $i_I = f(v_I)$, admitiendo también que la tensión continua de polarización entre los terminales de salida, no tiene influencia sobre la corriente de entrada del dispositivo, podrá obtenerse una aproximación lineal de la relación entre las componentes alternas de tensión y corriente de entrada en los casos que corresponda

Siguiendo con la suposición de que los efectos reactivos son despreciables, se tendrá (con $r_i = 1/g_i$):

$$i_i = g_i * v_i \qquad (3.5)$$

$$v_i = r_i * i_i \qquad (3.6)$$

De este modo, a los efectos de la señal alterna, el dispositivo puede representarse mediante un modelo lineal que cumple dos condiciones – Fig. 3.1 -:

a) Presenta una resistencia r_i a los efectos de la fuente de señal de excitación.

b) Hace circular una corriente de señal i_o, controlada por v_i, por la resistencia de carga.

La resistencia r_i se denomina ***resistencia de entrada*** del dispositivo y $g_m v_i$ es un ***generador controlado de corriente a los efectos de la resistencia de carga***.




Fig. 3.1

Este *generador controlado* es el que representa en el *modelo de pequeña señal* o *modelo incremental* del dispositivo amplificador el efecto, analizado en el capítulo II, de tomar potencia de continua de la fuente de alimentación continua del amplificador y entregarla a la carga como potencia de señal útil controlada por la señal de excitación aplicada a la entrada del amplificador, que se desea procesar con éste.

Normalmente, el dispositivo real no se comporta a la salida como un generador ideal de corriente y, en consecuencia, deberá incluirse en el modelo la resistencia equivalente de Norton de ese generador, que denominaremos ***resistencia de salida*** del dispositivo e indicaremos con r_o –Fig.3.2-.




Fig. 3.2

La existencia de esta resistencia, que incluye la dependencia de la característica de transferencia con la tensión entre los terminales de salida, exige modificar la definición de la transconductancia ya que parte de la corriente $g_m v_i$ que entrega el generador controlado de corriente, circula a través de r_o. Por ello se definirá al ***parámetro transconductancia*** como:

$$g_m = \left.\frac{i_o}{v_i}\right|_{v_o=0} \qquad (3.7)$$

con la salida en cortocircuito, de modo que resulte ***independiente de la carga***.

Además, la mayoría de los dispositivos reales tienen solamente tres terminales y, por lo tanto, uno de los terminales resultará común al par de terminales de entrada y al par de terminales de salida.

En la Fig. 3.3 también se ha incluido un efecto que no se ha considerado hasta ahora en este estudio introductorio pues se ha supuesto que la señal de salida no afecta a la tensión o corriente de entrada,

considerando que se trabaja con un ***dispositivo perfectamente unilateral***.




Fig. 3.3

Los dispositivos reales no cumplen exactamente con esta condición aunque en gran parte de las aplicaciones se aproximan suficientemente a ella. Sin embargo en determinadas configuraciones debe tenerse en cuenta la incidencia de la resistencia de carga sobre el generador de señal aplicado entre los bornes de entrada.

De poder despreciarse este efecto, la resistencia de entrada es la r_i ya definida, que es un ***parámetro propio del dispositivo*** para la señal.

Si la resistencia vista por el generador de señal depende del dispositivo y de su resistencia de carga para señal, debemos diferenciar la nomenclatura de lo que denominamos resistencia de entrada. Utilizaremos la notación R_i para indicar la resistencia de entrada que el ***circuito total*** presenta al generador de excitación, para diferenciarla del parámetro r_i que es función exclusiva del dispositivo.

El efecto de la salida sobre la entrada, que se hace sentir en los dispositivos prácticos, cuya importancia depende de la configuración en que se los usa, se denomina ***realimentación***, y generalmente se incluye este efecto en el modelo del dispositivo introduciendo una resistencia r_{oi} conectada entre la entrada y la salida.

Como se dijo, en muchos casos en los dispositivos prácticos, la resistencia r_{oi} es muy elevada y por lo tanto en ellos puede despreciarse, a los efectos de parte o todos los cálculos que se deban realizar. Dado ese valor relativamente elevado de r_{oi}, se mantiene la definición de g_m de (3.7), admitiendo que por el cortocircuito circula sólo la corriente que impone el generador controlado sin considerar la corriente proveniente desde el generador de entrada a través de r_{oi}.

En los dispositivos prácticos, normalmente puede considerarse que la resistencia r_{oi} es suficientemente elevada como para que la corriente proveniente de la entrada a través de ella, sea despreciable frente a la del generador controlado, pudiéndose calcular g_m de acuerdo a la definición dada por (3.7).

El ***modelo circuital incremental o de pequeña señal del dispositivo***, queda como se muestra en la Fig. 3.3, donde se conectó además, externamente, la resistencia de carga de señal [$R_{ca} = R_C // R_L$] para mejor comprensión. Se pone en evidencia que para definir r_i habrá que hacerlo mediante una consideración similar a la realizada para g_m, es decir, considerando la salida en cortocircuito para eliminar la influencia de R_C.

Aún con esta consideración, mediante la relación definida como $v_i / i_i|_{vo=0}$ se obtendrá una resistencia ($r_i // r_{oi}$). En muchas aplicaciones este paralelo resultará prácticamente igual a r_i por tener valores tales que $r_{oi} >> r_i$.

3.1.- Signo del generador de corriente

En la Fig. 3.3 se ha representado el modelo incremental del dispositivo (parámetros del modelo indicados con letra minúscula y subíndices en minúscula), y la influencia la resistencia de carga de continua R_C se ha incluido junto a la resistencia de carga donde se desea obtener la potencia de señal de salida útil, R_L, en una resistencia de carga para la señal del dispositivo, que denominaremos $\mathbf{R_{ca}}$:

$$R_{ca} = R_C // R_L \qquad (3.8)$$

Se supone que se excita al circuito con una ***señal alterna senoidal*** v_i que proviene de un generador de prueba, que se considera ideal, y por lo tanto se ha excluido la influencia de la resistencia de polarización de la entrada del dispositivo que queda en paralelo con dicho generador, tomándose como corriente de entrada i_i la que circula directamente por los terminales de entrada del dispositivo activo.

Se han colocado los ***sentidos de referencia*** de las cuatro variables de los dos pares de terminales, tomando para las corrientes, el sentido de referencia positivo entrante por los terminales no comunes y para las tensiones, el sentido de referencia positivo se considera la de los terminales no comunes respecto al terminal común.

De este modo, ***para*** los sentidos que se han tomado como referencia, ***las corrientes serán positivas*** en el ***semiciclo en que circulan en el sentido indicado por la flecha*** y negativas en el otro semiciclo, en tanto que ***las tensiones serán positivas*** en el ***semiciclo en que es positivo el terminal no común respecto al común*** y negativas en el otro semiciclo.

Si para la configuración del dispositivo activo en estudio, el generador controlado tiene el sentido indicado en la Fig. 3.3 con g_m positivo, el análisis de los signos que toman las señales en un dado semiciclo, se podrá realizar del siguiente modo:

Se parte del semiciclo positivo de v_i ($v_i > 0$). Como el dispositivo a la entrada es pasivo para la señal proveniente del generador de excitación, con los ***sentidos de referencia adoptados*** i_i estará en su semiciclo positivo ($i_i > 0$). Al ser el semiciclo de partida para el análisis $v_i > 0$, el generador controlado $g_m\ v_i$ será positivo, es decir producirá una corriente entrante por el terminal no común de salida resultando, ***de acuerdo a los sentidos de referencia adoptados*** $i_o > 0$.

Si $i_o > 0$, será $v_o < 0$, es decir v_o estará en su semiciclo negativo con lo que, ***de acuerdo a las referencias adoptadas*** para las tensiones terminales existirá una inversión de fase en la tensión de salida respecto a la tensión entrada.

En el semiciclo en que la tensión de entrada sea negativa, $v_i < 0$, i_i también estará en su semiciclo negativo, $i_i < 0$, lo mismo que el generador controlado, $g_m\ v_i < 0$, por lo que la corriente que entregará este generador será saliente por el terminal "2". En este caso la tensión de salida estará en su semiciclo positivo, $v_o > 0$, manteniéndose la inversión en fase de la señal de salida respecto a la de entrada. Las expresiones analíticas de las señales a la entrada y la salida serán:

$$v_i = \hat{V}_i \text{ sen } \omega t \qquad \text{y} \qquad v_o = \hat{V}_o \text{ sen } (\omega t + \pi) = - \hat{V}_o \text{ sen } \omega t$$

considerando la senoide de entrada como referencia de fase (origen de fase o $\varphi_i = 0$).

Si el generador controlado $g_m\ v_i$ fuese saliente por el terminal "2" con $g_m > 0$, en el semiciclo positivo de v_i, la corriente de salida estará en su semiciclo negativo, ***de acuerdo al sentido de referencia adoptado***, y por lo tanto, la tensión de salida estará en su semiciclo positivo. O sea, no existirá inversión de fase entre la tensión de entrada y salida.

3.2.- Parámetros característicos del circuito amplificador

En base a las consideraciones realizadas, ***se deberá distinguir*** entre los ***parámetros propios del dispositivo*** que integran su modelo de comportamiento circuital para la señal, independientes de los elementos del circuito externo, y los ***parámetros del circuito completo,*** que incluyen los efectos del dispositivo y de los elementos conectados externamente al mismo para la señal alterna. **(2)**

Un dispositivo activo genérico, puede analizarse a los efectos de la señal, como ***una red circuital lineal de dos pares de terminales*** – Fig. 3.4. -, al que se conectan los elementos del circuito externo que tienen efectos directos sobre la señal alterna.

(2) Debe tenerse en cuenta que las continuas de polarización se incluyen implícitamente en los valores de los parámetros propios del dispositivo, pues ellos dependen del punto ***Q*** por ser éste alineal.




Fig. 3.4

Sin embargo el dispositivo, estará normalmente acompañado por los componentes circuitales necesarios para su polarización en continua, a fin de hacerlo trabajar en un punto de reposo Q dado – Fig. 3.5 -.




Fig. 3.5

Evidentemente, los componentes circuitales de continua influyen sobre los parámetros de alterna del circuito. Por lo tanto, al estudiar el comportamiento del sistema para la señal alterna mediante la red bipuerta de la Fig. 3.4, se incluyen dentro de la caja negra todos los elementos y resistores que forman parte de los circuitos de continua e influyen en el comportamiento del sistema para la señal alterna, considerando que las fuentes de continua y los capacitores de acoplamiento se comportan como cortocircuitos para la señal.

En estas condiciones se pueden definir una serie de ***parámetros característicos del circuito amplificador***, que dependerán de los parámetros propios del dispositivo y de los elementos externos que inciden en el funcionamiento con señal, como ser los resistores R_C y R_B de los circuitos de continua y las resistencias de de carga RL e interna del generador de excitación R_s. Se tienen así cuatro variables terminales para la señal:

v_i : tensión de entrada $\quad$ i_i : corriente de entrada

v_o : tensión de salida $\quad$ i_o : corriente de salida.

Entre estas cuatro variables, pueden establecerse diversas relaciones que llamaremos ***parámetros característicos del circuito amplificador***. Dichos parámetros serán números reales o complejos según haya o no efectos reactivos en el sistema.

Para señales alternas de amplitud suficientemente pequeña, el circuito amplificador podrá considerarse como una red circuital lineal de dos pares de terminales.

Definimos ***red lineal*** como el sistema al cual se le puede aplicar el ***principio de superposición de efectos***. A partir de esta definición se puede deducir que las variables de un sistema lineal estarán relacionadas por funciones que permitan la aplicación de dicho principio, es decir, ***funciones lineales***. Para que una función cumpla la condición de ser lineal, fundamentalmente deberá ser ***distributiva respecto a la suma algebraica***. Dichas funciones serán:

Producto por una constante k

Integración $\int dt$

Derivación $\frac{d}{dt}$

Por lo tanto, los sistemas lineales serán sistemas tales que la relación entre dos variables cualesquiera, esté dada por una de estas tres funciones. Los ejemplos típicos en circuitería son las relaciones entre tensión y corriente en una resistencia, capacitancia o inductancia.

Por supuesto que, para que una R, C ó L sean lineales sólo la función que vincula la tensión entre terminales y la corriente que circula por él, deberá ser lineal.

Si además, el valor de la resistencia, capacidad o inductancia permanece invariante en el tiempo y con las amplitudes de la tensión y corriente en ellas, las ecuaciones serán con coeficientes constantes. Por lo tanto, el análisis de una red lineal, con la condición impuesta en el párrafo anterior, conducirá a ecuaciones diferenciales lineales a coeficientes constantes, con las que se podrá construir el modelo matemático en la mayoría de los circuitos prácticos.

Una red lineal conserva la función exponencial. Es decir, si una variable colocada a la entrada es exponencial, la variable de salida también lo será. Al ser la función senoidal una suma de exponenciales, ***la única función periódica que conserva una red lineal será la función senoidal***. Por supuesto que cuando hablamos de conservación de la forma de onda nos referimos a que ***se conserva la forma de variación en el tiempo de la onda***, aún cuando varíen la amplitud y haya corrimiento de fase.

Por ***aplicación directa de Thévenin o Norton*** puede establecerse un modelo circuital simple para reemplazar a la red de dos pares de terminales de la Fig. 3.4.

Este modelo equivalente obtenido a partir de aplicar Thévenin incluye los efectos del dispositivo y de los restantes componentes del circuito, por lo que proporciona información del comportamiento eléctrico del mismo para pequeña señal, ***a los efectos del generador de excitación y de la carga***.




Fig. 3.6

Cuando se pretenda calcular parámetros del modelo incremental del circuito o del dis-positivo con la salida en cortocircuito, para un punto de trabajo dado de este último, no pue-de cortocircuitarse directamente la salida, pues, en ese caso, el dispositivo quedaría sin polarizar.

Por este motivo deberá cortocircuitarse la salida únicamente para la alterna, lo que se logra colocando en paralelo con el circuito de polarización de continua, un capacitor de reactancia suficientemente pequeña frente a R_C de modo que toda la corriente alterna de salida circule por el capacitor -Fig. 3.6-. Es decir: $X_C << R_C$.




Fig. 3.7

Análogamente, si se desea medir la tensión a circuito abierto para la alterna, deberá colocarse en serie con el circuito de polarización de continua, un inductor de modo que presente una reactancia suficientemente grande frente a r_o de forma tal que no circule corriente alterna por R_C - Fig. 3.7 -. Es decir $X_L >> r_o$.

En conclusión, los parámetros de alterna de un modelo como el de la Fig. 3.9, se podrán medir con la entrada o salida en ***cortocircuito o abiertas para la señal***, pero ***sin modificar la polarización de continua***.

CAPÍTULO IV

Estudio de los Parámetros Característicos de Circuitos Amplificadores

Análisis por inspección

Introducción

Se analizarán *circuitos amplificadores de dos pares de terminales* con *uno o más dispositivos activos* donde, salvo indicación expresa en contrario, se supondrá que uno de los terminales de cada par es común a la entrada y la salida.

Se admitirá que el o los dispositivos activos del circuito se encuentran *polarizados en su zona de funcionamiento analógico-lineal*, es decir: zona de características estranguladas, en los MOSFET (también llamadas "saturadas") o modo activo directo, en los TBJ. Se conocen los parámetros propios de los dispositivos y las corrientes y tensiones continuas del punto de trabajo en reposo o punto de polarización.

Se considerará que el generador de excitación, que provee *la señal útil* que *se desea procesar en forma lineal,* proviene de un generador de señal *aplicado* a los terminales de entrada del circuito. A los efectos de los dispositivos activos, dicha excitación se interpreta como incrementos de las corrientes y tensiones totales alrededor de los valores de reposo. Esta señal podrá tener cualquier forma de variación en el tiempo pero los valores instantáneos que tomen las corrientes y tensiones totales en los dispositivos activos deberán estar comprendidos entre extremos tales, alrededor de los valores de polarización, que pueda admitirse que estos dispositivos se comportan linealmente para la señal. Se considerará este comportamiento lineal, *dentro del grado de tolerancia* o *distorsión por alinealidad* que admite el sistema en que se utilizará el circuito. Al par de terminales de salida se conectará la *carga*, donde se obtendrá la *señal procesada por el circuito.*

Para el análisis se aceptará que las señales a procesar poseen un determinado espectro continuo o discreto de frecuencias, determinado por la transformada de Fourier correspondiente, que se reducirá a una serie discreta para el caso particular de procesar señales periódicas. Las componentes senoidales del espectro podrán tener sus frecuencias físicas[(1)] comprendidas desde cero -incrementos o pequeñas variaciones de continua-, hasta la que corresponda a la componente significativa de mayor frecuencia que permita obtener a la salida del circuito, una señal que mantenga la relación lineal deseada con la de excitación[(2)]. Esta *relación lineal* deseada podría ser:

[(1)] Sólo la forma de onda senoidal tiene una pulsación expresada por un número real que posee un significado físico, determinado por la velocidad angular del fasor que genera la senoide. Por definición se entiende que toda onda senoidal es pura, es decir, posee amplitud y pulsación constantes, y fase variable linealmente en el tiempo con o sin valor inicial, para la variable tiempo comprendido entre $-\infty$ y $+\infty$. La ***frecuencia física*** de la onda senoidal resulta $f=\omega/2\pi$.

[(2)] Se sobreentiende que lo que determina el comportamiento lineal del circuito amplificador es que el nivel de señal a procesar sea menor a uno predeterminado, que fije un valor máximo de distorsión por alinealidad admisible, y una vez linealizado, el comportamiento del circuito amplificador responderá linealmente en todo el espectro de frecuencias (de 0 a infinito), conservando la forma de onda senoidal para todas las componentes del espectro.

a) Reproducir a la salida las variaciones en el tiempo de la señal de excitación, es decir, obtener a la salida una señal que sea el producto de un número real constante que multiplica a todos los valores instantáneos que toma la señal de entrada. Se lo podrá lograr con la aproximación necesaria de acuerdo al grado de tolerancia admitido por el sistema en que se utilizará el circuito.

b) Obtener a la salida una señal que sea la derivada o integral de la señal de excitación, multiplicada por un número real constante.

c) Obtener a la salida una señal que sólo contenga una parte de las componentes del espectro de la señal de entrada o elimine una parte de dichas componentes, caso de los filtros analógicos.

Si se quiere reproducir la señal de entrada de acuerdo a lo indicado en el punto a), pero el espectro de la señal de excitación posee componentes de frecuencias que superan el ancho de banda útil en la respuesta en frecuencia del circuito amplificador, la señal de salida no conservará la forma de variación en el tiempo de la señal de entrada, existiendo *distorsión por frecuencia*.

Con estas consideraciones se dibuja el circuito de pequeña señal, que se denominará directamente de señal sobreentendiendo la suposición de linealidad. Las fuentes de alimentación de continua utilizadas para polarizar los dispositivos activos se modelizan de acuerdo a su comportamiento para la señal, cortocircuitando los generadores ideales de tensión continua y abriendo los generadores ideales de corriente continua, dejando incluidas en el circuito de señal sus impedancias internas de señal o incrementales[(3)] que tengan influencia sobre la señal útil.

De acuerdo a lo indicado, se considerará que se trabaja con *circuitos de dos pares de terminales* con uno común a la entrada y la salida, *que pueden modelizarse linealmente para la señal a los efectos del generador de excitación y de la carga*. El generador de excitación es la fuente de la señal a procesar por el circuito que se conectará a los terminales de entrada, y la carga, acoplada a los terminales de salida, es donde se obtiene la potencia útil de la señal procesada que entrega el amplificador. El esquema del bloque amplificador, considerado como una red circuital lineal activa de dos pares de terminales, incluye *todos los componentes pasivos* que tengan alguna incidencia sobre la señal y los *dispositivos activos* que contenga.

[(3)] A los efectos del modelo incremental, los generadores ideales del equivalente de Thévenin de las fuentes de alimentación de continua, no producen incrementos de tensión o corriente. La impedancia interna de señal o simplemente impedancia interna de las fuentes de continua, definida como la impedancia equivalente de Thévenin que presenta la fuente de continua real a los efectos de la señal útil, no tiene por qué ser igual a la resistencia interna medida en corriente continua.



Fig. 4.1

Si bien el *circuito bajo estudio* se considera *lineal para la señal*, eso no significa que lo sean el generador de la señal de excitación ni la carga, por lo que *modelizar linealmente al circuito de dos pares de terminales* no implica poder aplicar los teoremas de Thévenin o Norton desde sus terminales de entrada, a los efectos del generador de excitación, o desde sus terminales de salida, a los efectos de la carga.

Sólo en el caso en que el generador de excitación y/o la carga se comporten linealmente para la señal, dentro de los límites establecidos para las señales de trabajo, se podrán hallar los circuitos equivalentes de Thévenin/Norton *a los efectos del generador de excitación*, *"mirando"* hacia el *[conjunto circuito amplificador-carga]* y/o *a los efectos de la carga, "mirando"* hacia el *[conjunto circuito amplificador-generador de excitación]*.

Dado que *la base* de todo el análisis del tema, reside en la aplicación de los teoremas de Thévenin o su dual, el de Norton, nos referiremos normalmente al circuito equivalente de Thévenin, sobreentendiendo que, dada su equivalencia, se utilizará indistintamente según convenga en cada caso particular, el modelo con generador de tensión ideal en vacío v_{Th} o con generador de corriente ideal en cortocircuito i_N con la correspondiente impedancia de Thévenin/Norton, $Z_{Th} = Z_N$, en serie o en paralelo respectivamente.

Las herramientas para la resolución de circuitos se basan en la aplicación de las *leyes de Kirchoff* de corrientes -KCL- y de tensiones -KVL- (ecuaciones de mallas y nodos). La aplicación directa de estas herramientas a circuitos lineales, conduce al planteo de sistemas de ecuaciones integro-diferenciales lineales. Esta operatoria resulta manualmente engorrosa para circuitos complejos y su resolución, utilizando software matemático o de simulación de circuitos que evite el planteo analítico de las ecuaciones, es generalmente poco útil si no se pueden predecir los resultados aproximados esperables que permitan juzgar si los valores obtenidos (manualmente, por calculadora científica, mediante computadora utilizando software matemático o utilizando software de simulación de circuitos eléctricos) son del orden correcto. Asimismo, para hacer un primer ajuste de los parámetros del software de simulación, que permitan al programa realizar las aproximaciones necesarias para una adecuada convergencia de los algoritmos que utiliza, resulta necesario realizar un estudio previo de modo de poder obte-

ner resultados confiables, que aún así deben ser contrastados con los resultados aproximados esperables. Estos métodos de estimación rápida de resultados, basados en el análisis del funcionamiento de los circuitos es lo que se conoce como *análisis por inspección*.

El bloque amplificador de dos pares de terminales puede caracterizarse como un dispositivo cuyos parámetros circuitales incrementales intrínsecos pueden definirse de diferentes formas, de acuerdo a como se considere el estado de su entrada y su salida –abierto o en cortocircuito-. Ejemplos de estos modelos son los *modelos de redes circuitales de dos pares de terminales* -modelo "h", "y", etc- o modelos relacionados con el principio de funcionamiento físico de los dispositivos activos y pasivos que contenga.

Por definición consideramos que los parámetros característicos del circuito amplificador incluyen, además del bloque amplificador de dos pares de terminales, a su generador de excitación y a su carga, es decir son parámetros que caracterizan al circuito amplificador completo.

4.1.- Análisis por *inspección* de circuitos de dos pares de terminales que contengan uno o más dispositivos activos.

Consiste en poder escribir en forma directa las expresiones de los parámetros característicos de señal de un circuito completo, incluyendo al amplificador en sí, al generador cuya señal se necesite procesar y a su carga, justificadas mediante un análisis simple, utilizando un mínimo de expresiones matemáticas auxiliares, y en poder explicar cualitativamente cómo estimar el orden de sus valores.

Estos razonamientos se basan en simplificar la *aplicación del teorema de Thévenin* a los efectos de los elementos conectados a sus dos pares de terminales, siempre que resulte posible. Se considera para ello *implícito, el modelo incremental* de los dispositivos activos contenidos en el circuito bajo estudio, y se obtienen los resultados buscados realizando un *análisis cualitativo* por *simple observación* del circuito de señal. Se utilizan como *auxiliares* operativas, *técnicas de reducción de impedancias*, *divisores de tensión* y/o *corriente* que se formen en el circuito y procedimientos cualitativos para introducir *los efectos de los generadores controlados* al *activarse*, que forman parte de los modelos de los dispositivos amplificadores. En muchas ocasiones este tipo de análisis permite determinar fácilmente, la variación de los parámetros característicos del circuito completo respecto a los parámetros intrínsecos de los modelos de los dispositivos activos.

Se considera para ello que los dispositivos activos se comportan circuitalmente para la señal de acuerdo a su *modelo incremental intrínseco* básico. Esta forma de comportamiento, para el análisis por inspección, se manifiesta implícitamente *sin necesidad de dibujarlo explícitamente* en el circuito completo de señal. Por modelo circuital incremen-

tal intrínseco de un dispositivo amplificador, se entiende aquel en el que sus *componentes o parámetros*, son independientes de los componentes del circuito de señal conectados externamente al mismo y representan, para un determinado punto de trabajo estático o punto de reposo, los *efectos circuitales* de los *fenómenos derivados del modelo físico con que se interpreta el funcionamiento interno* de los dispositivos activos.

En el análisis que sigue, se supondrá que la señal de excitación es de tipo senoidal, de una determinada frecuencia física y, de ser necesario, se obtendrán las expresiones y valores en función de la frecuencia.

El *método de análisis por inspección* es aplicable tanto si fuera necesario considerar o no, la influencia de efectos reactivos. De ser necesario se incluyen los elementos reactivos en el circuito de señal -capacitores e inductores que haya en el circuito, capacitancias e inductancias parásitas de componentes y conexiones- y se consideran, *también implícitamente*, las capacitancias e inductancias que representan los efectos reactivos en los circuitos equivalentes básicos de los dispositivos activos. Si no se tienen en cuenta efectos reactivos, las cuatro variables terminales estarán en fase o contrafase de acuerdo al principio de funcionamiento en señal de los dispositivos activos y a los sentidos de referencia adoptados para las corrientes y tensiones de entrada y salida y al obtener los parámetros característicos del circuito, las impedancias de entrada y salida (resistencias en este caso) y las transferencias de tensión, corriente, transadmitancia (transconductancia en este caso) y transimpedancia (transresistencia en este caso), estarán representadas por números reales positivos o negativos.

De existir efectos reactivos en el circuito, las corrientes y tensiones de los terminales estarán defasadas en ángulos distintos de 0º o 180º y sus parámetros característicos serán números complejos que se representarán, en forma binómica por sus partes real e imaginaria, o en forma exponencial por su módulo y argumento, de acuerdo a las necesidades de facilitar el manejo analítico que sea necesario realizar. Este defasaje deberá tenerse en cuenta al realizar cálculos por inspección. Análogamente deberá tenerse en cuenta el defasaje al obtener las potencias activas de señal.

El *análisis de circuitos por inspección* parte de un *esquema conceptual básico:* usar herramientas que simplifiquen la *aplicación del teorema de Thévenin* para hallar los correspondientes circuitos equivalentes a los efectos del generador de excitación y de la carga (siempre que ello pueda realizarse por admitir comportamiento lineal del generador y de la carga o que pueda considerarse que los dispositivos activos *los aísla,* como ocurre en ciertas aplicaciones).

Para simplificar el procedimiento de aplicación del teorema de Thévenin, de modo de permitir un análisis cualitativo se recurre, entre

otras, a *técnicas de reducción de impedancias* cuando en el circuito existen impedancias conectadas entre dos nodos cualesquiera o que resultan comunes a dos mallas, siempre que esa "reducción" sea factible de realizar sin tener que recurrir al planteo de ecuaciones complicadas.

Como procedimientos auxiliares se utilizarán:

- La aplicación de las *leyes de Kirchoff* de corrientes -KCL- y de tensiones -KVL-, sin necesidad de escribirlas en forma explícita en la mayoría de los casos.

- Los *divisores de tensiones y corrientes* que se puedan considerar para simplificar los procedimientos.

- Los *efectos de la activación de los generadores controlados* de los modelos circuitales de los dispositivos activos, ya sea a través de su acción sobre las impedancias al aplicar reducción o directamente al examinar su efecto en el circuito.

4.2.- Enunciado del teorema de Thévenin / Norton desde el punto de vista del análisis por inspección

Se enunciará el teorema *Thévenin/Norton* de forma tal que contenga los elementos necesarios para facilitar su aplicación mediante el *análisis por inspección* de *circuitos amplificadores lineales, de dos pares de terminales,* con *uno o más dispositivos activos,* objeto de nuestro estudio. Se supondrá para facilitar el análisis, que todos los generadores de señal independientes que pudiera haber en el circuito cuyo equivalente se desea encontrar, entregan señales senoidales de la misma frecuencia para poder operar con impedancia compleja. En adelante nos referiremos al circuito equivalente, como de Thévenin, sobreentendiendo que puede ser *Thévenin o Norton*, salvo en casos en donde se necesite remarcar que nos referimos a uno u otro en particular.

Todo circuito lineal de un par de terminales, puede modelizarse al sólo efecto de la carga que se conecte externamente entre dicho par de terminales, mediante un generador ideal de tensión, v_{Th}, en serie con una impedancia, Z_{Th}, o mediante un generador ideal de corriente, i_N, en paralelo con una impedancia $Z_N = Z_{Th}$.

De acuerdo a esta forma de enunciado, el *circuito equivalente de Thévenin/Norton* de señal que se obtenga, será *"visto"* desde el par de terminales correspondiente *"mirando"* hacia el circuito lineal completo, cuyo equivalente se quiere obtener. Este circuito equivalente vale *sólo en cuanto a sus efectos* sobre la *"carga"* que se conecta externamente a sus terminales, es decir, que *el "circuito equivalente"* obtenido *entregará* a esa carga *la misma potencia eléctrica en las mismas condiciones* (idéntica forma de variación en el tiempo, con los mismos valores instantáneos de tensión y corriente) *que lo hace el dipolo original.* Por lo

dicho, este circuito equivalente *no permitirá* obtener el valor de potencia total de señal que disipa internamente el bloque circuital original completo.




Fig. 4.2

El generador ideal de tensión de Thévenin, v_{Th}, resulta de obtener la tensión en vacío entre el par de terminales del dipolo, y el generador ideal de corriente de Norton, i_N, obteniendo la corriente que circula entre ambos terminales cuando se los cortocircuita. Es evidente que tanto la tensión entre bornes del *generador de tensión de Thévenin* como la corriente que entrega el *generador de corriente de Norton*, resultan *independientes* de cualquier tipo de "carga" que se conecte entre los terminales del circuito, por haberlos obtenido *eliminando la carga que pudiera estar conectada* y hallando la tensión entre los terminales en vacío o la corriente en cortocircuito.

Si el circuito que se modeliza *no contiene generadores independientes* de tensión o corriente, aunque posea dispositivos activos, la tensión de Thévenin o corriente de Norton resultarán nulas, por lo que el circuito equivalente de Thévenin/Norton se reducirá sólo a una impedancia[(4)], comportándose como pasivo a los efectos de la carga que se conecte a ese par de terminales.

La impedancia de Thévenin, Z_{Th}, o de Norton, $Z_N = Z_{Th}$, se obtiene hallando la impedancia Z_{Th} o la admitancia $Y_{Th} = Y_N = 1/Z_{Th}$, *"vista"* desde esos terminales *"mirando"* hacia el circuito a modelizar mediante su equivalente Thévenin o Norton, *pasivando* todos los *generadores ideales independientes*.

[(4)] Si no hay generadores independientes, los generadores controlados de los modelos circuitales de los dispositivos activos no pueden encenderse al obtener la tensión en vacío o corriente de cortocircuito en el par de terminales correspondiente.

Por ser el circuito a reducir un circuito lineal, sus los generadores reales de tensión o corriente que contiene podrán ser reemplazados a su vez por su circuito equivalente de Thévenin o Norton [5]. Por *"pasivar"* esos generadores, se entiende cortocircuitar el generador ideal de tensión de Thévenin o abrir el generador ideal de corriente de Norton, dejando incluidas en el circuito las impedancias internas de los equivalentes de Thévenin/Norton, de eso los generadores reales.

Al hallar el equivalente Thévenin de circuitos que contienen dispositivos activos, dado que estos se manifiestan esencialmente mediante los *generadores dependientes* que forman parte de sus modelos incrementales, se desprende a partir del enunciado de este teorema que, para hallar la impedancia equivalente de Thévenin, los generadores controlados o dependientes *no pueden pasivarse*, ya que resulta posible que se *activen* al hallar dicha impedancia. Esta condición exige que la *tensión o corriente de control se encuentre en alguna rama del circuito a modelizar* por Thévenin. Por este motivo, para su determinación, ya sea en forma analítica, por inspección si resulta posible, por simulación o por medición en laboratorio, se deberá retirar la impedancia de carga conectada entre sus terminales y *colocar* allí *un generador ideal de tensión o corriente de prueba* (v_p o i_p). Se obtiene la correspondiente corriente que entrega el generador de tensión de prueba o la tensión que aparece entre los bornes del generador de corriente de prueba (valor eficaz y ángulo de defasaje entre ambas) y se realiza el cociente, hallando el módulo y argumento o las partes real e imaginaria de la impedancia equivalente de Thévenin.

El equivalente Thévenin se obtiene en base a los esquemas de la Fig. 4.3. Para *determinar analíticamente la impedancia equivalente de Thévenin* se podrá proceder de alguna de las formas siguientes:

1. Aplicar un generador ideal de tensión (o corriente) de prueba, v_p, que genere una tensión senoidal de determinada frecuencia física o pulsación asociada, entre los terminales del dipolo, de amplitud o valor eficaz y ángulo de fase inicial conocidos. A partir de esta excitación se obtienen la amplitud o valor eficaz de la corriente i_p que entrega este generador y el ángulo de defasaje entre las senoides de tensión y corriente y se calcula el cociente [6]:

[5] Por ejemplo, para realizar el cálculo previo de los parámetros característicos de un circuito, que luego deban medirse en el laboratorio, el generador físico dentro de su gabinete que se utilizará para excitar el circuito a medir, deberá ser reemplazado por su equivalente de Thévenin o Norton.

[6] Normalmente la amplitud o el valor eficaz de la señal de prueba aplicada no interesa al operar analíticamente, pues se obtiene una relación entre variables de un sistema lineal, *que no podrá depender de éste valor*. Asimismo se tomará habitualmente a la señal de prueba aplicada como origen de fase (ángulo de fase inicial nulo) y se obtendrá el ángulo de defasaje de la otra señal a determinar respecto a la aplicada, que constituirá el argumento de la impedancia o admitancia de Thévenin/Norton que se busca obtener.

$$Z_{Th} = f(j\omega) = \frac{v_p}{i_p} = \frac{\hat{V}_p\, e^{j(\omega t + \varphi v)}}{\hat{I}_p\, e^{j(\omega t + \varphi i)}} = \frac{\hat{V}_p}{\hat{I}_p} e^{j(\varphi v - \varphi i)} = |Z_{Th}| e^{j\varphi z} \quad (4.1)$$

donde $|Z_{Th}| = \hat{V}_p / \hat{I}_p = V_p / I_p$, siendo $V_p = \hat{V}_p / \sqrt{2}$ e $I_p = \hat{I}_p / \sqrt{2}$ los valores eficaces correspondientes y el ángulo de defasaje φ_z, el argumento de Z_{Th}, ambas funciones de la pulsación angular ω.




Fig. 4.3

A partir de $|Z_{Th}|$ y φ_z resulta inmediato obtener las partes real e imaginaria de Z_{Th} pudiendo representarla mediante sus componentes resistiva y reactiva en serie y análogamente, hallando la inversa de Z_{Th}, se la podrá representar mediante dos componentes, conductancia y suceptancia, en paralelo. Ambas componentes serán en general función de ω. Si se tuvieran generadores senoidales de distinta frecuencia, dada la linealidad del sistema, se podrá aplicar superposición y análogamente, si las señales de tipo analógico variasen de cualquier forma en el tiempo, se trabajará con cada componente senoidal por separado en base a la aplicación de Fourier, obteniéndose luego la respuesta total sumando las componentes de distinta frecuencia.

2. Trabajar en el campo de la transformada de Laplace, aplicando un generador ideal de tensión (o corriente) de prueba $V_p(s)$ y obteniendo la impedancia operacional $Z_{Th}(s)$ como cociente de las transformadas de Laplace de la tensión aplicada $V_p(s)$ y de la corriente (o tensión) hallada $I_p(s)$.

En ambos casos, la resolución de las ecuaciones planteadas, puede hacerse mediante el software matemático correspondiente.

Si se requiere *determinar la impedancia de Thévenin por medición* (o mediante simulación), se lo podrá hacer utilizando un generador de prueba de onda senoidal de una determinada frecuencia y midiendo la amplitud o valor eficaz de la tensión aplicada, la amplitud o valor eficaz de la corriente que entrega y el ángulo de defasaje entre ambas. De ser necesario obtener la impedancia de Thévenin en función de la frecuencia $f = \omega/2\pi$, se lo hará variando la frecuencia del generador de prueba y obteniendo:

$$| Z_{Th} | = f(\omega) \qquad \text{y} \qquad |\underline{\varphi_z} = g(\omega) \qquad (4.2)$$

Para realizar la medición en un circuito físico que contenga generadores independientes de tensión y/o corriente reales, que muchas veces pueden ser gabinetes con los terminales de salida correspondientes, estos generadores deben ser eliminados *colocándose en su lugar* una impedancia igual a *la impedancia interna del generador*, que debe ser determinada de manera apropiada[7].

Tal como se entiende del enunciado del teorema de Thévenin, que habla de *modelizar* un dipolo *a los efectos de la carga* que se le conecte a sus terminales, mediante *un generador ideal* y una impedancia *equivalente,* se comprende que ninguno de estos dos elementos representa directamente elementos físicos que conforman el generador real. La *impedancia equivalente de Thévenin* no indica que el circuito original sólo esté formado por elementos de circuito como resistores, capacitores e inductores, sino que posee efectos circuitales que se modelizan por resistencias, capacitancias e inductancias que incluyen en sus valores los efectos de los generadores controlados de los dispositivos activos, originados por otro tipo de fenómenos físicos.

Se observa que, a partir de la determinación del módulo y argumento de la impedancia de Thévenin, resulta inmediato poder hallar su parte real e imaginaria y representar la impedancia hallada, como un circuito serie de una resistencia y una reactancia:

[7] En este caso deberán mantenerse conectadas las fuentes de alimentación de continua que fijan los puntos de polarización en reposo de los dispositivos activos, dado que son dispositivos cuyas ecuaciones de funcionamiento no son lineales y los parámetros de su modelo linealizado para pequeña señal aplicada, dependen del valor de su punto de funcionamiento en reposo, es decir en ausencia de señal.

$$Z_{Th}(j\omega) = R_{Th}(\omega) + jX_{Th}(\omega) = |Z_{Th}|(\omega)\cos\varphi_Z(\omega) + j|Z_{Th}|(\omega)\,\mathrm{sen}\,\varphi_Z(\omega) \quad (4.3)$$

Esta impedancia podrá ser eventualmente resistiva pura o reactiva pura a ciertas frecuencias determinadas o en un rango de frecuencias donde se cumpla que $\varphi_Z(\omega)$ sea de 0º o 90º respectivamente.

Es de notar, de acuerdo a estas expresiones, que la *parte real de la impedancia*, de tipo resistivo, será en general función de la frecuencia. Eventualmente, por acción de los generadores controlados de los dispositivos activos que pudiera contener el circuito cuyo equivalente Thévenin se está hallando, podrá resultar negativa en un cierto rango de frecuencias de acuerdo al signo que adopte el cos $\varphi_Z(\omega)$.

La componente resistiva de la Z_{Th} o resistencia de Thévenin, será positiva si la corriente entra a la misma por su terminal positivo de tensión y en ese caso se estará en presencia de un parámetro pasivo de carácter disipativo. En este caso el parámetro "R" resultará positivo, si los sentidos de referencia de tensión entre los terminales de la resistencia y la corriente que circula por ella, se toman de tal modo que la corriente entre por el terminal de tensión indicado como positivo en la resistencia y con esos sentidos de referencia adoptados resulten ambos positivos o ambos negativos simultáneamente. Si la señal es de tipo senoidal, la corriente y la tensión se encontrarán ambas en su semiciclo positivo o en el negativo, tomadas las referencias de la forma indicada en la Fig. 4.4.

Si la corriente y la tensión están en fase, con los sentidos de referencia adoptados como se indica en la Fig. 4.4, la resistencia de Thévenin *consumirá la potencia activa recibida* del generador de prueba utilizado para su obtención, de valor $P = V_{ef}.I_{ef}$ donde V_{ef} e I_{ef} son los valores eficaces de las ondas senoidales correspondientes de tensión y corriente.




Fig. 4.4

Esta potencia activa podrá ser disipada en forma de calor o transformada en otra forma de energía como ser mecánica en un motor o en un altoparlante o en potencia irradiada por una antena en forma de onda electromagnética, con lo que se pone de manifiesto que *la resistencia equivalente de Thévenin* sólo *representa un efecto de transformación de la energía que recibe*.

El significado de una resistencia negativa, surge de la definición del parámetro resistencia. Si se está en presencia de una resistencia negativa, manteniendo los sentidos de referencia indicados en la Fig. 4.4, en el semiciclo en que la tensión sea positiva, la corriente estará en su semiciclo negativo, como se muestra en la Fig. 4.5a. Es decir, la corriente entrará por el terminal negativo y saldrá por el positivo, tal como ocurre en un generador de tensión que genere una corriente en fase con ella de acuerdo a los sentidos de referencia de la Fig. 4.5b. En este caso, *la resistencia entregará al circuito conectado a ella una potencia activa* de valor $P = V_{ef}.I_{ef}$, donde V_{ef} e I_{ef} son los valores eficaces de las ondas senoidales correspondientes de tensión y corriente. Resulta claro que esa *"resistencia negativa"* se comportará como un *dispositivo activo* entregando potencia en lugar de consumirla, siempre bajo determinadas condiciones.




Fig. 4.5a




Fig. 4.5b

De acuerdo a su significado, la impedancia *equivalente* de Thévenin puede poseer una resistencia con signo negativo, ya que se incluye en ella los efectos de los generadores controlados de los dispositivos amplificadores del circuito, que entregan potencia de señal tomada de la fuente de alimentación de continua.

La parte imaginaria podrá ser negativa o positiva, e incluso su signo depender de la frecuencia, comportándose en ciertos rangos de frecuencias como capacitiva y en otros como inductiva. La reactancia de la impedancia de Thévenin no será en general una función directa o inversamente proporcional de la pulsación angular ω, por lo que la *"capacitancia" o "inductancia" equivalente* que se obtenga podrá resultar *función de la frecuencia*. En su valor estarán incluidos los efectos de los generadores controlados de los dispositivos activos del circuito.

Análogamente se podrá representar la impedancia de Thévenin como un paralelo de una parte real, la conductancia, y una parte imaginaria, la suceptancia, es decir, hallando las partes real e imaginaria de la admitancia $Y_{Th}(j\omega) = 1/Z_{Th}(j\omega) = G_{Th}(j\omega) + jB_{Th}(j\omega)$. Teniendo en cuenta todo lo indicado para las partes real e imaginaria de la impedancia, la conductancia podrá resultar negativa y la suceptancia capacitiva o inductiva según el rango de frecuencias.

Si al hallar el equivalente de Thévenin de un circuito, su impedancia resultase nula en un rango de frecuencias, en ese intervalo el circuito se comportará como un generador de tensión ideal a los efectos de la carga que se conecte a sus terminales. Si resultase infinita, el circuito se comportará como un generador de corriente ideal a los efectos de la carga. Esto no podrá ocurrir en circuitos prácticos, pero sí podría suceder que, para un cierto rango de valores de la impedancia de carga en un determinado intervalo de frecuencias, el módulo de la impedancia equivalente de Thévenin Z_{Th}, resulte mucho menor que el valor correspondiente de la impedancia de carga Z_L (con el grado de tolerancia admitido para el cálculo). En ese caso el circuito *se aproximará en su comportamiento a los efectos de la carga,* a un *generador de tensión ideal*. Si inversamente, resultase $|Z_{Th}| >> |Z_L|$, el circuito *se aproximará en su comportamiento a los efectos de la carga,* a un *generador de corriente ideal*.

La impedancia equivalente de Thévenin podrá también determinarse directamente como $Z_{Th} = v_{Th}/i_N$, en base a la equivalencia entre los dos modelos, de acuerdo a lo mostrado en la Fig. 4.6, ya sea hallando v_{Th} e i_N analíticamente o por medición.




Fig. 4.6

Si el circuito cuyo equivalente Thévenin se desea encontrar por medición, *permite obtener* tanto la tensión en vacío, v_{Th}, como la corriente en cortocircuito, i_N, *sin destruirse*, la impedancia equivalente de Thévenin se podrá determinar como se indica en el párrafo anterior.

En muchos casos resulta imposible medir alguna de ellas o ambas, si hay componentes en el circuito cuyas condiciones de funcionamiento superan sus límites máximos de tensión, corriente y/o potencia (condiciones que los llevan a la destrucción o deterioro permanente de sus características de funcionamiento) al intentar medir en esas condiciones. En estos casos, la obtención de v_{Th} y/o la de i_N deberán realizarse mediante mediciones factibles que permitan determinarlas indirectamente.

También existen circuitos en los que los generadores independientes de señal de excitación son inaccesibles, por lo que no hay forma de pasivarlos para realizar la medición de Z_{Th} cortocircuitando o abriendo al generador ideal y dejando en el circuito la impedancia interna del ge-

nerador real. En estos casos es imposible determinar la impedancia equivalente de Thévenin colocando un generador de prueba entre los terminales del dipolo, por lo que habrá que recurrir a medir v_{Th} e i_N si resulta posible, o realizar mediciones con distintas cargas conocidas de modo de plantear ecuaciones que permitan obtener el valor de Z_{Th}.

4.3.- Aplicación del teorema de Thévenin a circuitos de dos pares de terminales con dispositivos activos

El esquema del circuito completo que incluya al bloque amplificador, a su generador de excitación y a la carga se muestra en la Fig. 4.7.

En este tipo de circuitos interesará aplicar el teorema de Thévenin para obtener un circuito equivalente simple *a los efectos* del generador de señal de excitación, que se admitirá senoidal, y de la carga. Sin embargo, para poder aplicarlo desde ambos pares de terminales habrá que considerar, no sólo la linealidad del circuito amplificador de dos pares de terminales sino también, la del generador de excitación y de la carga.




Fig. 4.7

Sólo si la carga se comporta linealmente, dentro de los límites de las señales de trabajo, se la podrá modelizar mediante un circuito equivalente de Thévenin. *Únicamente si la carga puede modelizarse linealmente*, se podrá hallar el circuito equivalente de Thévenin *a los efectos del generador de excitación "visto"* desde el par de terminales de entrada del circuito, *"mirando"* hacia el conjunto de éste y su carga, que será válido a los efectos del generador de excitación aunque éste no posea un comportamiento lineal.

Si la carga es pasiva y lineal, se podrá modelizar por componentes lineales pasivos mediante una impedancia Z_L o su correspondiente admitancia $Y_L = 1/Z_L$, ya que resultará nula la tensión o corriente de los generadores ideales del modelo que prevé la aplicación del teorema de Thévenin.

Si además, el único generador independiente de señal es el colocado en los terminales de entrada del circuito, a cuyo efecto se está hallando el circuito equivalente de Thévenin *"mirando"* hacia el conjunto de éste y su carga, este circuito equivalente resultará también pasivo y en este caso el generador de excitación *"verá"* un circuito equivalente de Thévenin compuesto sólo por una impedancia Z_i que será la *impe-*

dancia de entrada del conjunto *[circuito amplificador-carga]*, cuyo valor dependerá de los elementos que integran la red circuital, de la frecuencia y de la impedancia de carga conectada a los terminales de salida.

Si el generador de excitación se comporta linealmente y la carga es pasiva y lineal pueden ponerse de manifiesto sus circuitos equivalentes de Thévenin y el esquema de la Fig. 4.7 puede construirse como se muestra en la Fig. 4.8.




Fig. 4.8

Para hallar Z_i se colocará entre los terminales de entrada un generador ideal de prueba v_{ip}, se obtendrá la corriente que entrega i_{ip}, como se muestra en la Fig. 4.9, expresándose su relación de acuerdo a (4.1). De este modo se *definirá* Z_i como sigue, indicando las variables de las que depende:




Fig. 4.9

$$Z_i = \frac{v_{ip}}{i_{ip}} = f(\text{componentes de los modelos de señal de los dispositivos que forman el circuito de dos pares de terminales, } \omega, Z_L) \quad (4.4)$$

El conjunto formado por el circuito de dos pares de terminales en estudio y su generador de señal, podrá ser modelizado desde el par de terminales de salida, por su equivalente Thévenin *a los efectos de la carga*. En este caso, evidentemente, siempre se tendrá un circuito equivalente activo, donde la impedancia de Thévenin $Z_{Th} = Z_o$ será la *impedancia de salida* del conjunto *[circuito amplificador-generador de excitación]*=y el generador de Thévenin será un generador controlado ideal de tensión en vacío o de corriente en cortocircuito, en serie o en paralelo con la impedancia Z_o, respectivamente.

El generador ideal de tensión o corriente que modeliza junto a Z_o la salida del conjunto [circuito amplificador-generador de excitación] a los efectos de la carga, podrá ser controlado por la tensión en vacío o por la corriente en cortocircuito del generador de señal, según se utilice

para excitar al amplificador un generador modelizado por Thévenin o Norton, según sea lo más conveniente para el análisis del sistema.

La impedancia de salida Z_o se encontrará colocando un generador de prueba v_{op} a la salida, obteniéndose la corriente que entrega con el generador de excitación v_s pasivado, como se muestra en la Fig. 10. Su valor dependerá de los elementos que integran la red circuital, de la frecuencia y de la impedancia interna Z_s del generador de excitación conectado a los terminales de entrada.




Fig. 4.10

La expresión (4.5) muestra la definición de Z_o y las variables de las que depende.

$$Z_o = \frac{v_{op}}{i_{op}} = f \text{ (componentes de los modelos de señal de los dispositivos que forman el circuito de dos pares de terminales, } \omega, Z_s) \quad (4.5)$$

Si se puede admitir que los elementos conectados a ambos pares de terminales, generador de señal de excitación y carga se comportan linealmente, el conjunto *[circuito amplificador de dos pares de terminales* con *uno o más dispositivos activos*, *generador de excitación* y *carga]*, puede modelizarse mediante alguno de los circuitos de la Fig. 4.11.

Los cuatro esquemas de la Fig. 4.11 resultan equivalentes, ya que cada uno de ellos se puede derivar de otro, aplicando Thévenin o Norton según corresponda, tanto en cuanto al circuito equivalente a utilizar para modelizar el generador de excitación como para la salida del conjunto [amplificador-generador de excitación] a los efectos de la carga. La definición y el análisis de los parámetros que aparecen en uno de ellos resultan similares al de los otros tres circuitos.

Por aplicación del teorema de Thévenin, los parámetros que modelizan los circuitos equivalentes de entrada y salida del bloque amplificador de dos pares de terminales, corresponden al conjunto [generador de excitación-circuito amplificador-carga] ya que dependen de Z_s y de la carga modelizada por Z_L. Los generadores controlados del equivalente Thévenin de la salida serán función lineal de la tensión en vacío o de la corriente en cortocircuito del generador de excitación.

Se han tomado sentidos arbitrarios para los generadores controlados de los circuitos equivalentes de Thévenin/Norton de salida. Los

mismos dependerán del funcionamiento del bloque amplificador y de los argumentos de los parámetros de proporcionalidad (N° complejo) con las señales de excitación, definidos de acuerdo a los sentidos de referencia adoptados de las variables de los terminales.




Fig. 4.11

Tomando como ejemplo el circuito donde se ha modelizado al generador de excitación a los efectos del conjunto [circuito amplificador-impedancia de carga] mediante su equivalente con fuente de tensión (equivalente Thévenin) y la salida, a los efectos de la carga, con su equivalente con fuente de corriente controlada por la tensión en vacío del generador de excitación (equivalente Norton), se resumirá el significado de sus componentes, indicando de qué depende cada parámetro del conjunto [generador de excitación-circuito amplificador-impedancia de carga] que figura en el modelo del circuito de la Fig. 4.12.




Fig. 4.12

v_s: tensión en vacío que entrega el generador de excitación o generador equivalente de Thévenin. Es la señal que se tiene que procesar con el amplificador para ser entregada a la carga.

Z_s: impedancia interna del generador de excitación -es la impedancia equivalente de Thévenin que presenta el generador de excitación entre sus terminales a los efectos de la carga que alimenta-. Depende sólo del generador de señal.

Z_L: impedancia equivalente de Thévenin que presenta la carga conectada a los terminales de salida del amplificador.

Z_i: impedancia equivalente de Thévenin que presenta el conjunto [circuito amplificador-carga] a los efectos del generador de excitación, dependiente de los elementos indicados en (4.4).

Z_o: impedancia equivalente de Thévenin que presenta el conjunto [circuito amplificador-generador de señal] a los efectos de la carga, dependiente de los elementos indicados en (4.5).

Y_{mcs}: transadmitancia o *admitancia mutua* (subíndice "***m***") con la salida del *amplificador en cortocircuito* (subíndice "***c"***) *referida a la tensión en vacío del generador de excitación* (subíndice ***s***). El generador de corriente controlado por tensión [$Y_{mcs}.v_s$] surge de aplicar el teorema de Norton al conjunto [circuito amplificador-generador de señal] a los efectos de la carga. El número complejo Y_{mcs}, es una constante que relaciona linealmente la corriente de cortocircuito a la salida del amplificador y la tensión v_s de excitación del circuito, por lo que posee unidades de admitancia. Para tener en claro su significado, en lugar de expresarla como 1/Ω o siemens, *se expresa normalmente en unidades de corriente por cada unidad de variación de la tensión de excitación*: por ejemplo, en A/V, mA/V o μA/V. El generador [$Y_{mcs}.v_s$] al ser un generador de corriente de Norton, se obtiene con la salida en cortocircuito, por lo que no dependerá de la impedancia de carga Z_L[8].

$$Y_{mcs} = \left.\frac{i_o}{v_s}\right|_{vo=0} = f(\text{componentes de los modelos de señal de los dispositivos que forman el circuito de dos pares de terminales, } \omega, Z_s) \quad (4.6)$$

[8] Debe tenerse en cuenta que al cortocircuitar la salida, se modifica Z_i tomando un valor $Z_i(Z_L=0) = Z_i|_{vo=0}$, independiente del valor de Z_L del amplificador completo. Su comprensión resulta sencilla si se lo interpreta en base a realizar la medición de i_o con la salida en cortocircuito, utilizando el esquema de la Fig. 4.8 y hallar la relación entre el valor medido de $i_o|_{vo=0}$ y la tensión en vacío del generador de excitación.

Con esta síntesis se pone en evidencia que los parámetros indicados en el circuito de la Fig. 4.12, Z_i, Z_o e Y_{mcs} *no son parámetros propios del bloque amplificador de dos pares de terminales,* sino que *dependen de los elementos externos al mismo*, generador de excitación y carga, y su utilidad reside en poder *modelizar el conjunto [generador de excitación-circuito amplificador-carga]* en cuanto al comportamiento de cada conjunto parcial sobre el generador de excitación por un lado y la carga por el otro, por *aplicación directa del teorema de Thévenin*. Esto permite analizar los *efectos de la interacción* del generador de excitación y el conjunto [circuito amplificador-carga] y del conjunto [generador de excitación-circuito amplificador] con la carga y hallar *los parámetros característicos de transferencia* del conjunto completo [generador de excitación-circuito amplificador-carga].

El análisis realizado hasta el momento permite comprender el significado y hallar los *parámetros característicos* de un *circuito amplificador completo*, que impliquen relaciones entre las cuatro variables terminales. Los *parámetros característicos del circuito amplificador* que vinculan las variables de un mismo par de terminales son las impedancias o admitancias de entrada y salida de los conjuntos [circuito amplificador-carga] y [generador de excitación-circuito amplificador] respectivamente.

- impedancia de entrada - $Z_i = v_{ip}/i_{ip}$ -
- admitancia de entrada - $Y_i = 1/Z_i = i_{ip}/v_{ip}$ - (4.7)
- impedancia de salida - $Z_o = v_{op}/i_{op}$ -
- admitancia de salida - $Y_o = 1/Z_o = i_{op}/v_{op}$ - (4.8)

Los *parámetros característicos del circuito amplificador* que vinculan variables de distintos pares de terminales, son las relaciones posibles entre una de las variables de salida y una correspondiente al generador de excitación, v_s o i_s. A partir de cualquiera de las cuatro formas de modelizar indicadas en la Fig. 4.11, se podrán hallar los *parámetros característicos de transferencia de todo el circuito amplificador, su generador de señal y su carga*:

- amplificación de tensión - $A_{vs} = v_o/v_s$ - (4.9)
- amplificación de corriente - $A_{is} = i_o/i_s$ - (4.10)
- transadmitancia - $Y_{ms} = i_o/v_s$ - (4.11)
- transimpedancia - $Z_{ms} = v_o/i_s$ - (4.12)

donde las cuatro transferencias se han *referido a la tensión en vacío o corriente de cortocircuito del generador de excitación*, según corresponda [9].

Ambos parámetros del circuito equivalente de Thévenin/Norton de salida de los circuitos de la Fig. 4.11, dependen del valor particular de Z_s. Para los cuatro circuitos, estos parámetros están determinados para un dado generador de excitación real, modelizado en base a Thévenin/Norton. Si cambia el generador de excitación, cambian los valores de los parámetros del modelo equivalente de salida del conjunto [generador de excitación-circuito amplificador] pero no se modificará Z_i si Z_L se mantiene constante, ya que se la determina a partir del conjunto [circuito amplificador-carga] mediante un generador de tensión de prueba v_{ip} ideal, de acuerdo al teorema de Thévenin.

Dado que los *parámetros característicos de transferencia de todo el circuito amplificador, su generador de señal y su carga* se han definido respecto a la tensión en vacío o corriente de cortocircuito del generador de señal, de acuerdo a las expresiones (4.9) a (4.12), resulta factible operar sobre ellas modificándolas y arribando a nuevas formas, que resultan de utilidad para realizar análisis simplificados por inspección. Por ejemplo, multiplicando y dividiendo por la tensión v_i al cociente de tensiones que define A_{vs} en la expresión (4.9), se tiene:

$$A_{vs} = \frac{v_o}{v_s}\,\frac{v_i}{v_i} = \frac{v_o}{v_i}\,\frac{v_i}{v_s} = A_v\, T_{vi} \qquad (4.13)$$

donde por definición:

$$A_v = v_o/v_i \qquad (4.14)$$

es la amplificación de tensión *referida a la tensión entre terminales de entrada del circuito amplificador* y

$$T_{vi} = v_i/v_s = Z_i/(Z_s + Z_i) \qquad (4.15)$$

es la *transferencia* del *divisor de tensión* de entrada formado por el circuito de dos impedancias en serie Z_i y Z_s. Se debe tener en cuenta que para la validez de (4.13), la impedancia de entrada Z_i debe ser obtenida para la impedancia de carga Z_L del circuito amplificador, tal como se muestra en la Fig. (4.9), de acuerdo a su definición.

[9] Por ejemplo, para obtener la expresión de A_{vs} a partir del circuito de la Fig. 4.12, resulta de inmediato que: $v_o = - Y_{mcs}\, v_s . (Z_o//Z_L)$, por lo que se puede escribir directamente la expresión: $A_{vs} = v_o/v_s = - Y_{mcs} . (Z_o//Z_L)$. Si pueden obtenerse las expresiones y/o valores de Y_{mcs} y Z_o por inspección del circuito original, se podrá hallar fácilmente la expresión completa y calcular A_{vs}.

Dado que el valor de $A_v = v_o/v_i$ está referido a la tensión v_i, para obtenerla puede utilizarse el mismo esquema de la Fig. 4.9, mediante el cual se obtiene Z_i, aplicando un generador de tensión de prueba v_{ip} entre los terminales [1] y [1'] de entrada al bloque amplificador [10].

Análogamente podrán obtenerse los otros *parámetros característicos de transferencia del circuito amplificador referidos a la tensión entre terminales de entrada del circuito o a la corriente que circula por ellos*.

- amplificación de corriente - $A_i = i_o/i_i$ - (4.16)
- transadmitancia - $Y_m = i_o/v_i$ - (4.17)
- transimpedancia - $Z_m = v_o/i_i$ - (4.18)

Para la obtención de los parámetros característicos de un amplificador, habrá que reemplazar los componentes del bloque que representa al amplificador en sí, sin el generador de excitación y la carga, por sus *modelos circuitales incrementales intrínsecos* de acuerdo a la definición dada en la introducción de este capítulo. Para los dispositivos activos se utilizarán normalmente, salvo aplicaciones particulares, circuitos equivalentes de pequeña señal basados en sus modelos de funcionamiento físico. Al circuito de señal del bloque amplificador, se le acopla la carga y el generador de excitación, modelizados en base al teorema de Thévenin. A partir del circuito completo, se obtienen los *parámetros impedancias* (o admitancias) *de entrada y salida* a los efectos del generador de excitación y de la carga respectivamente y los *parámetros característicos de transferencia* de interés. Para determinar estos últimos habrá que obtener el circuito equivalente completo de Thévenin/Norton de salida de todo el amplificador, incluyendo su generador controlado.

Los circuitos amplificadores analógicos podrán contener un sólo transistor y su circuito asociado en el caso más elemental, un conjunto de transistores con los componentes asociados que configuren o no un circuito integrado, o circuitos que contengan uno o mas integrados. El circuito de señal podrá ser construido mediante los modelos intrínsecos de los dispositivos activos, ya sea que se modelice individualmente cada transistor, un conjunto de transistores tomado como un todo, o todo un circuito integrado, incluyendo siempre los componentes asociados a los dispositivos activos que incidan sobre la señal, ya sea para polarizarlos o incluidos especialmente para lograr determinadas características de funcionamiento (por ejemplo, mejorar la respuesta en frecuencia, disminuir la distorsión por alinealidad o estabilizar sus parámetros característicos frente fenómenos que incidan sobre ellos como ser variaciones de temperatura o de las fuentes de alimentación de continua).

[10] Resulta evidente que a partir de la aplicación de un generador de prueba v_{ip} entre los terminales de entrada al bloque amplificador, no podrá obtenerse un circuito equivalente de Thévenin válido para todo el amplificador, pues tanto el generador controlado como la impedancia de salida se obtendrían para un generador de excitación ideal.

Dado que la obtención de las expresiones de los parámetros característicos de un circuito amplificador se realiza mediante la aplicación directa del teorema de Thévenin, resulta muy importante contar con *procedimientos para encontrar el equivalente Thévenin de manera simplificada*, reduciendo la complejidad de la topología del circuito, permitiendo de este modo *justificar cualitativamente* o con un *desarrollo matemático mínimo*, las expresiones a las que se arriba.

Para mejor comprensión del significado de los parámetros que contienen los circuitos equivalentes de Thévenin de entrada y salida de un amplificador, con su generador de excitación y su carga, y la complejidad de hallarlos si no se recurre a procedimientos de simplificación, se desarrollará un ejemplo, partiendo de un modelo intrínseco particular de todo el bloque amplificador.

Ejemplo 1: Se utilizará para representar el funcionamiento del bloque amplificador un modelo intrínseco, con sus parámetros definidos con los pares de terminales de entrada y salida en cortocircuito. Adoptaremos para este análisis general el *modelo de admitancias "y"*, correspondiente a los *modelos de redes circuitales lineales de dos pares de terminales*. Para simplificar el análisis se admitirá que se trabaja en el rango de frecuencias medias, donde se desprecian todos los efectos reactivos del bloque amplificador, del generador de excitación y de la carga. En base a esta última consideración, el modelo *"y"* del circuito de señal del bloque se reduce a un modelo de conductancias *"g"*.

La Fig. 4.13 muestra a la red amplificadora caracterizada a través de su modelo con parámetros conductancia, al que se le han conectado el generador de tensión de excitación real y la carga, representando a ambos por su equivalente Thévenin [(11)].




Fig. 4.13

[(11)] El modelo matemático de una red de dos pares de terminales modelizado con parámetros conductancia es:

$$i_i = g_{11}\, v_i + g_{12}\, v_o$$

$$i_o = g_{21}\, v_i + g_{22}\, v_o$$

donde $g_{11} = i_i / v_i|_{vo=0}$, $g_{12} = i_i / v_o|_{vi=0}$, $g_{21} = i_o / v_i|_{vo=0}$, $g_{22} = i_i / v_o|_{vi=0}$.

El signo de estos parámetros depende de la topología del bloque amplificador para los sentidos de referencia que se adopten para las tensiones y corriente de entrada y salida.

a) Se encontrarán los parámetros de los circuitos equivalentes de entrada y salida, aplicando Thévenin al circuito de la Fig. 4.13. Estos parámetros del modelo incluirán la incidencia de R_s y R_L, para *modelizar al conjunto [generador de excitación-circuito amplificador-carga]* a los efectos del generador de excitación y de la carga, como se indican en la Fig. 4.14, con el generador de Norton controlado por la tensión en vacío del generador de excitación v_s (Fig. 4.11c y 4.12 sin efectos reactivos).




Fig. 4.14

La obtención de la resistencia de entrada R_i, como la resistencia equivalente de Thévenin vista desde los terminales [1-1'] *"mirando"* hacia el amplificador con su carga, se realizará aplicando un generador de prueba $v_{ip} = v_i$ y obteniendo la corriente $i_{ip} = i_i$ que entrega de acuerdo al esquema de la Fig. 4.9.

De la Fig. 4.13, aplicando un generador de tensión de prueba entre [1] y [1'] se tiene:

$$i_i = g_{11}\, v_i + g_{12}\, v_o = g_{11}\, v_i - g_{12}\, g_{21} v_i \; [(1/g_{22}) /\!/ R_L] \qquad (4.19)$$

de donde:

$$R_i = \frac{v_{ip}}{i_{ip}} = \frac{1}{g_{11} - g_{12}\, g_{21}/(g_{22} + G_L)} \qquad (4.20)$$

Debe observarse que, tal como era de esperar, si el bloque amplificador es unilateral, se tendrá $g_{12} = 0$, con lo que resulta $R_i = 1/g_{11}$ y dado que g_{11} se define con la salida en cortocircuito, R_i es independiente de la carga y por lo tanto sólo función del bloque amplificador.

Cortocircuitando los terminales [2] y [2'] en la Fig. 4.13, dejando el generador de excitación v_s - R_s se obtendrá la expresión de G_{mcs}, y para obtener R_o se utilizará el esquema del circuito de la Fig.4.10, aplicando un generador de tensión de prueba v_{op} entre los terminales [2] y [2'] de la Fig. 4.13, pasivando al generador v_s.

4.4.- Parámetros característicos de un bloque amplificador utilizado como amplificador inverso

Si bien los bloques amplificadores al contener dispositivos activos, no son redes circuitales recíprocas, y en algunos casos pueden llegar a comportarse unilateralmente, resulta importante para aclarar conceptos

analizar al circuito amplificador excitándolo desde los terminales que normalmente constituyen la salida y tomando la señal elaborada sobre una Z_L colocada entre los terminales que normalmente constituyen la entrada del amplificador. Para ello aplicaremos el teorema de Thévenin al circuito de dos pares de terminales con dispositivos activos visto anteriormente, introduciendo la señal en los terminales de salida y tomando la señal elaborada, entre los terminales de entrada. Diremos que esta forma de configuración corresponde al *amplificador funcionando en sentido inverso* o directamente *amplificador inverso*. En contraposición, llamaremos configuración del *amplificador funcionando en sentido directo* o simplemente, *amplificador directo,* a la forma de funcionamiento del amplificador analizada precedentemente.

Se podrían definir parámetros característicos inversos como por ejemplo: $A_{vinv} = v_{oinv}/v_{ipinv}$. Sin embargo, al estudiar los efectos reactivos en estos circuitos, se requerirá muchas veces obtener transferencias inversas para realizar cálculos aproximados que resultan necesarios para estimar por inspección la respuesta en frecuencia del amplificador.

En este caso debe quedar bien entendido cualitativamente que, por ejemplo, A_{vinv} no guarda ninguna relación con la expresión y el valor del A_v directo obtenido para funcionamiento normal del circuito amplificador.

4.5.- Herramientas de reducción

Tal como se han reducido los circuitos de modo de poder aplicar generadores ideales de prueba para simplificar su estudio, se han desarrollado otras *técnicas de simplificación* que se verán en forma general para luego aplicarlas a algunos ejemplos. La utilización de estos procedimientos de resolución, justificados cualitativamente, es lo que denominamos *"análisis por inspección"*.

Una de las formas de simplificación consiste en utilizar *técnicas de reducción de impedancias*, cuya aplicación resulta válida tanto en circuitos que posean o no dispositivos amplificadores. Nuestro interés se centrará en los circuitos con dispositivos activos en donde, la utilización de estos métodos, permite *"reducir"* o reemplazar el efecto de sus generadores controlados, por impedancias equivalentes.

Las impedancias de Thévenin a obtener, incluirán los efectos de los generadores controlados de los modelos incrementales de los dispositivos amplificadores, siempre que éstos se *"activen"*, es decir siempre que exista algún camino de señal por el cual el generador de prueba colocado pueda producir la correspondiente tensión o corriente de control. La necesidad de *preservar la activación de los generadores controlados* implica que, al aplicar *las técnicas de reducción de impedancias*, debe considerarse que las relaciones de tensiones o corrientes utilizadas para realizar la reducción, *dependen* de la impedancia a reducir. Si bien

en muchas aplicaciones, esta dependencia podrá despreciarse, en otras resulta fundamental tenerla en cuenta. En particular, cuando se "mira" desde la salida, el no considerarla podría llevar a suponer erróneamente la no excitación de algún generador controlado.

Cuando el circuito contiene impedancias que se encuentran conectadas entre dos nodos cualesquiera o son comunes a dos mallas, resulta muy simple utilizar técnicas de reducción de impedancias, si puede obtenerse por inspección, la relación de tensiones entre los dos nodos a los que está conectada la impedancia en el primer caso, o la relación de corrientes de las dos mallas, en el segundo.

Si se construye un nuevo bloque amplificador donde la impedancia en cuestión se considera conectada externamente al mismo, y es posible obtener por inspección los equivalentes de Thévenin de ese amplificador que no contiene dicha la impedancia, se puede simplificar notablemente en muchos casos, el análisis por inspección del circuito.

En el caso de un amplificador que contiene una impedancia Z_f conectada entre dos nodos cualesquiera, se puede pensar al circuito de modo tal, que se distinga esa impedancia como externa a un bloque amplificador. Dicho bloque se define de modo que Z_f se muestre conectada entre sus terminales externos no comunes, *considerando que el terminal de Z_f por donde ingresa la señal en el circuito original, constituye el terminal no común de entrada del bloque amplificador construido*. Esta última condición resulta de *vital importancia* para la validez de la herramienta a utilizar.

Por ejemplo, en la Fig. 4.15a, se ha representado un circuito que contiene un bloque amplificador en el que puede distinguirse la impedancia Z_f conectada internamente a los terminales no comunes [1] y [2] de un sub-bloque amplificador. En la Fig. 4.15b se ha considerado al sub-bloque anterior como una red amplificadora de dos pares de terminales con un terminal común, conectando externamente a Z_f. En esa figura se ha tomado como convención, para mantener coherencia en la nomenclatura utilizada hasta el presente, para la red amplificadora de dos pares de terminales, a las letras *i* y *o* como los subíndices de identificación de las tensiones y corrientes correspondientes a los terminales del nuevo bloque amplificador considerado, al que serán conectadas la impedancia a reducir, el generador de excitación y la impedancia de carga. Mantener esta convención exige introducir una nueva notación para las corrientes que entregan el generador de excitación y la que circula por la carga, $i_s = i_{i1}$ e i_1 respectivamente, y para la impedancia de entrada, Z_{i1}, y la impedancia de carga, Z_{L2} [12].

[12] Las mismas consideraciones en lo referido a las notaciones utilizadas, son válidas para el caso de una impedancia Z_f común a dos mallas del circuito amplificador.

El procedimiento de reducción permite hallar por *inspección visual del circuito* mediante una *justificación cualitativa,* el efecto de la impedancia Z_f conectada entre los terminales de entrada y salida no comunes del circuito amplificador, *a los efectos del generador de excitación* y *desde la salida del circuito amplificador "mirando" hacia la carga*, siempre que exista un *terminal común* ([1´] y [2´] en este caso) Tal como se indica en la Fig. 4.15b.

Para hallar el equivalente de Thévenin a los efectos del generador de excitación v_s-Z_s, se procederá a colocar un generador de prueba $v_{ip} = v_i$ a los terminales de entrada [1-1´], de modo de obtener la impedancia "vista" entre dicho par de terminales (v_{ip}/i_{1p}) - ver en la Fig. 4.16 -.

La corriente i_{1p} se divide entre i_i e i_f pero las impedancias por las que circulan estas corrientes no están en paralelo, ya que por la rama en que circula i_i cae v_{ip} mientras por la que circula i_f cae una tensión [v_{ip} - v_o].

La impedancia equivalente que ve el generador de prueba deberá ser tal que tome la misma corriente i_{1p} que toma el circuito original del generador v_s, indicada como $i_s = i_{i1}$ en la Fig. 4.15b, y se la puede modelar mediante un paralelo de impedancias sobre las que cae la misma tensión v_{ip}, circulando i_i por una de ellas e i_f por la otra, como se muestra en la Fig. 4.16.




Fig. 4.15

El circuito equivalente que ve el generador, se obtiene fácilmente si se conoce la relación entre las tensiones de los terminales de la impedancia Z_f respecto al terminal común, v_o y v_{ip}. A esta relación la de-

nominaremos $k_v = v_o / v_{ip}$, que en general será un *número complejo* [13]. En ese caso, reemplazando v_o por $k_v.v_{ip}$, se podrá escribir la tensión que cae sobre Z_f, como:

$$v_{Zf} = i_f.Z_f = v_{ip} - v_o = v_{ip}.[1 - k_v] \qquad (4.21)$$

El efecto de la impedancia Z_f sobre el generador de prueba, se puede reemplazar por una impedancia conectada entre [1] y [1´] en paralelo con $Z_i = v_{ip}/i_i$ de valor:

$$Z_{f\,i}^{*} = v_{ip}/i_f = Z_f /[1 - k_v] \qquad (4.22)$$

La impedancia Z_i se define como v_{ip}/i_i de acuerdo a la flecha indicada en las Figs. 4.15 y 4.16, e incluye el efecto de Z_f sobre los terminales de salida del amplificador.




Fig. 4.16

[13] Dado que este procedimiento para reducir una impedancia Z_f conectada entre dos nodos, es válido para cualquier par de nodos aunque no sean los correspondientes a terminales de entrada y salida, siempre que se necesite hallar la impedancia equivalente de Thévenin mirando desde el nodo por donde ingresa la señal hacia el resto del circuito que incluye Z_f. La única restricción está en que *las tensiones en los dos nodos necesarias para determinar* k_v, *estén referidas a un mismo terminal*. Por ser válido para reducir una impedancia conectada entre dos nodos cualesquiera, a la relación de tensiones se la designó con la letra k_v en lugar de utilizar la A_v de amplificación de tensión.

El generador v_{ip} seguirá entregando i_{1p}, ya que por la nueva impedancia equivalente circula i_f y por Z_i circula i_i. Es decir, a los efectos del generador v_{ip}, su circuito de carga se sigue comportando igual, tomando la misma corriente, pero ahora el valor de la impedancia equivalente de Thévenin vista por este generador entre el terminal [1] no común y el terminal común, es $Z_{f\,i}$*// Z_i.

A la impedancia $Z_{f\,i}$, se la conoce como "impedancia reflejada" a los terminales de entrada y es una impedancia por la que circula la misma corriente que por la impedancia Z_f que puentea los nodos de entrada y salida, pero que posee entre sus terminales una tensión v_{ip} en lugar de la diferencia de tensiones [v_{ip} - v_o].*

Por ser el valor de la impedancia reflejada $Z_{f\,i}$* = Z_f /[1 – k_v], la reducción de una impedancia conectada entre dos nodos se conoce como *reflexión por relación de tensiones*.

En resumen, la impedancia equivalente de Thévenin vista por el generador de prueba es:

$$Z_{i1} = \frac{v_{ip}}{i_{1p}} = Z_{f\,i}^{*} // Z_i = [Z_f /(1 - k_v)] // Z_i \qquad (4.23)$$

Resulta claro que k_v dependerá de los generadores controlados de los dispositivos amplificadores que se activen, lo mismo que la impedancia de entrada Z_i, por lo que los efectos de estos generadores se incluirán a través de las impedancias equivalentes de Thévenin halladas.

Si k_v y Z_i pudiesen hallarse por inspección, resulta inmediato encontrar la impedancia que el conjunto [circuito amplificador- Z_f -carga] presenta al generador v_{ip}.

Sin embargo, es evidente que tanto el valor de $k_v = v_o/v_{ip}$ como el de Z_i dependerán de Z_f, ya que la corriente i_o que entra al terminal no común de salida del amplificador, resulta la suma de i_1 e i_f, como se muestra en la Fig. 4.15b, de acuerdo con los sentidos de referencia adoptados.

Si se admite para facilitar el análisis, que k_v es un número real y cumple con las condiciones de $k_v < 0$ y $|k_v| >> 1$, en el semiciclo en que v_{ip} es positiva, v_o será negativa.

El circuito equivalente con la impedancia Z_f reflejada a la entrada y en paralelo con la carga que resulta con estas condiciones de k_v, se indica en la Fig. 4.17a.

Se considerará que las impedancias se comportan en forma resistiva, para poner en evidencia en forma sencilla cómo se manifiestan los incrementos de tensiones y corrientes en el circuito, evitando los efec-

tos de defasajes introducidos por las distintas impedancias (al sólo efecto de conceptualizar fácilmente el efecto de Z_f a la salida del bloque amplificador). Con estas condiciones la tensión que cae sobre $Z_f = R_f$ será $v_{ip} - v_o \approx - v_o$ pues $|v_o| >> |v_{ip}|$, por lo que en el semiciclo positivo de v_{ip} la corriente i_f resulta entrante al nodo no común de salida, sumándose aritméticamente a i_1 que también resultará positiva, de acuerdo al signo tomado para k_v basado en los sentidos de referencia adoptados, tal como se ve en la Fig. 4.17b [(14)].

Volviendo al circuito original con impedancias de la Fig. 4.17a, dado que la tensión en Z_f es la misma que en Z_L, "mirando" desde los terminales de salida del circuito amplificador hacia su carga, se "*ve*" a la impedancia Z_f en paralelo con la impedancia de carga Z_L. Es decir, a los efectos del bloque amplificador, la impedancia total de carga es:

$$Z_{L2} \approx Z_f \,//\, Z_L \qquad (4.24)$$

resultando simple en este caso hallar k_v.




Fig. 4.17

Incluso, si $|Z_f| >> |Z_L|$:

$$Z_{L2} = Z_f \,//\, Z_L \approx Z_L \qquad (4.25)$$

podría admitirse que k_v y Z_i resultan independientes de Z_f y por lo tanto, ***sólo función del circuito amplificador y su carga Z_L***. Bajo las condiciones planteadas, se puede escribir directamente:

$$Z_{f\,i}^* \approx Z_f \,/|k_v| \qquad (4.26)$$

[(14)] Si no se admite impedancias resistivas puras, el análisis con semiciclos de onda senoidal en fase o desfasadas 180° no es válido, pues se deben considerar los defasajes que introducen dichas impedancias y por lo tanto se impone realizar el estudio mediante diagramas fasoriales.

resultando en este caso $|Z_{fi}^*| << |Z_f|$ y no se modifica su signo, por lo que se mantiene el tipo de impedancia –una impedancia inductiva pura se reflejará como inductiva pura con un valor de inductancia k_v veces menor y, una impedancia capacitiva pura se reflejará con un valor de capacitancia k_v veces mayor.

Para realizar el análisis de los efectos de la impedancia Z_f sobre la *impedancia de carga total* que "ve" el bloque amplificador desde el par de terminales de salida [2-2´] *"mirando" hacia la carga*, sin considerar valores particulares de la relación de tensiones k_v, habrá que tener en cuenta que la impedancia Z_f inyecta en el terminal no común [2] de salida, una corriente i_f de valor $[v_{ip} - v_o]/Z_f$ de acuerdo a los sentidos de referencia adoptados.

La impedancia equivalente que ve el bloque amplificador desde el par de terminales de salida como *"carga"* deberá ser tal, que este bloque tome la misma corriente i_o que toma en el circuito original de la Fig. 4.15b, y se la puede modelar mediante un paralelo de impedancias sobre las que cae la misma tensión v_o, circulando la misma corriente i_1 por Z_L e i_f por la otra, teniendo ambas corriente un sentido tal que sumadas vectorialmente den la corriente i_o que toma el bloque amplificador.

El efecto de la impedancia Z_f sobre el terminal no común de salida del bloque amplificador, se puede modelizar mediante una *impedancia reflejada* Z_{fL}^* conectada entre [2] y [2´] en paralelo con la impedancia de carga Z_L, que entregue al terminal no común de salida del bloque amplificador la misma corriente i_f con una tensión v_o entre sus terminales, como muestra la Fig. 4.18.




Fig. 4.18

La expresión de esta impedancia Z_{fL}^* se obtiene utilizando la misma relación de tensiones $k_v = v_o / v_{ip}$ con la que se reflejó la impedancia Z_f a la entrada del bloque amplificador, a los efectos del generador de excitación, escribiendo en este caso la tensión que cae sobre Z_f en el circuito original de la Fig. 4.15b en función de la tensión de salida v_o obtenida en el circuito amplificador completo por aplicación de la ten-

sión de excitación de prueba v_{ip} en el par de terminales de entrada. En este caso sacando v_o factor común de la expresión [$v_{Zf} = i_f.Z_f = v_{ip} - v_o$]:

$$v_{Zf} = i_f.Z_f = v_{ip} - v_o = v_o\,[v_{ip}/v_o - 1] = v_o\,[1/(v_o/v_{ip}) - 1] = v_o\,(1/k_v - 1) \quad (4.27)$$

Dado que $i_f = - v_o/Z_{fL}^*$, de acuerdo a los sentidos de referencia adoptados en la Fig. 4.18, se tendrá a partir de (4.27):

$$Z_{fL}^* = - v_o/i_f = - Z_f/(1/k_v - 1) = Z_f/(1 - 1/k_v) = k_v\,Z_f/(k_v - 1) \quad (4.28)$$

La Fig. 4.19 muestra ambas reflexiones simultáneamente, y sus efectos en cuanto a la diferenciación de Z_{i1} y Z_i en el circuito de entrada del bloque amplificador y Z_{L2} de Z_L en la carga de éste.

De (4.22) y (4.28) se comprueba de inmediato la aproximación realizada en el caso del circuito de la Fig. 4.17 donde se asumió $k_v < 0$ y $|k_v| >> 1$, obteniéndose las aproximaciones dadas por las expresiones (4.24) y (4.26).




Fig. 4.19

Para ejemplificar la importancia de analizar el comportamiento de un circuito utilizando una reducción de impedancia por relación de tensiones, se comentan tres casos particulares, donde se ha tomado k_v expresado por un número real [(15)]:

- Si k_v es real, positiva y levemente menor que la unidad, la expresión (4.22) muestra que $|Z_{fi}^*|$ resulta mucho mayor que $|Z_f|$ y las impedancias son del mismo signo, en tanto que de la expresión (4.28), $|Z_{fL}^*|$ también es mucho mayor que $|Z_f|$, pero las impedancias son de signo contrario.

- Si k_v es real, positiva y mucho mayor que la unidad, la expresión (4.22) muestra que $|Z_{fi}^*|$ resulta mucho menor que $|Z_f|$ y las impedancias son de signo contrario. En paralelo con la carga se tendrá a la salida, de acuerdo con (4.28), una impedancia igual a Z_f. Si la impedancia Z_f fuese una resistencia, la misma se reflejaría negativa a la entrada y positiva a la salida. Tal como se explicó anteriormente y se mostró en la Fig. 4.5b, el signo negativo de la resistencia reflejada a la entrada indicaría un efecto de generación de potencia. Si Z_f es una capacitancia se refleja a la entrada como una inductancia y a la salida como la misma capacitancia.

[(15)] Obviamente, para el caso de k_v complejo, podrían llegarse a resultados similares, pudiéndose obtener valores complejos a partir de un Z_f real y viceversa. En este caso tanto el módulo como el argumento de k_v dependerán generalmente de la pulsación ω.

Mientras $|Z_f| >> |Z_L|$ en el rango de frecuencias de trabajo, no influye el tipo de impedancia que sea Z_{fL}* ni su signo, en el caso que sea resistiva, capacitiva o inductiva pura, ya que resulta despreciable al realizar el paralelo de impedancias y por lo tanto, pude admitirse que k_v es independiente de Z_f y sólo función del circuito amplificador y su carga Z_L. Concluimos que, mientras $|Z_f| >> |Z_L|$, se facilita la posibilidad de realizar un análisis cualitativo simplificado, y el error en los valores obtenidos estará asociado con la aproximación con que se acepte la condición anterior.

Otra configuración en la que resulta útil la aplicación de las herramientas de reducción, es el caso del circuito de la Fig. 4.20 donde se tiene una impedancia Z_f en una rama común a las mallas de entrada y la salida. Si se requiere hallar por *inspección visual del circuito* y mediante una *justificación cualitativa,* como se manifiesta Z_f a los efectos del generador de excitación y desde la salida del circuito amplificador "mirando" hacia la carga, el análisis resulta el *dual* del caso anterior.

Para hallar el circuito equivalente de Thévenin a los efectos del generador de excitación v_s - Z_s, se procederá a colocar un generador de prueba v_{1p} entre el terminal de entrada no común [1] del bloque amplificador y el terminal común de todo el circuito indicado como [3] en la Fig. 4.20, de modo de obtener la impedancia "vista" entre dicho par de terminales como la relación entre la tensión v_{1p} aplicada y la corriente que entrega este generador, $i_{1p} = i_{ip} = i_i$. Bajo estas condiciones, la tensión v_{1p} se reparte entre v_i y v_f. Puede observarse que las impedancias en las que se distribuye esta tensión no están en serie, ya que por la rama en que cae v_i circula i_i mientras que en la que cae v_f , circula una corriente $i_f = i_i + i_o$. Para obtener el circuito equivalente que ve el generador v_{1p}, modelado mediante dos impedancias en serie por las que circula la misma corriente i_i que entrega v_{1p}, habría que conocer la relación entre i_o e i_i, que llamaremos $k_i = i_o/i_i$, donde k_i es en general un número complejo[16].




Fig. 4.20

En ese caso, reemplazando i_o por $k_i.i_i$, se podrá escribir que la tensión que cae sobre Z_f será:

[16] Al igual que k_v, si k_i es un número complejo, tanto el módulo como el argumento de k_i dependerán generalmente de la pulsación ω.

$$v_f = i_f.Z_f = (i_i + i_o)\, Z_f = i_i\,(k_i + 1)\, Z_f \qquad (4.29)$$

O sea que si se reemplaza Z_f por una impedancia conectada entre el terminal [1'] y el común [3], de valor [$Z_{f\,i}^* = Z_f\,(1 + k_i)$], v_{1p} seguirá entregando la misma corriente i_i que en el circuito original de la Fig. 20, ya que por la nueva impedancia equivalente caerá la misma tensión v_f. Es decir, a los efectos de v_{1p}, su circuito de carga se sigue comportando igual, tomando la misma corriente, pero ahora el valor de la impedancia equivalente de Thévenin vista por este generador entre el terminal [1] no común y el terminal común [3] de todo el circuito, es $Z_i + Z_{f\,i}^*$, tal como se ve en la Fig. 4.21, donde se muestra la malla equivalente de entrada del sistema. En ella será:

$$Z_{f\,i}^* = Z_f\,(1 + k_i) \qquad (4.30)$$

La impedancia Z_i se define como v_i/i_i de acuerdo a lo indicado en las Figs. 4.20 y 4.21, e incluye el efecto de Z_f sobre la malla de salida del amplificador.




Fig. 4.21

A la impedancia $Z_{f\,i}^*$, se la denomina "impedancia reflejada" a la malla de entrada y constituye una impedancia en la que se tiene la misma caída de potencial que sobre la impedancia Z_f común a las mallas de entrada y la salida, pero por la que circula una corriente i_i en lugar de la suma de corrientes $[i_i + i_o]$.

Por ser el valor de la impedancia reflejada $Z_{f\,i}^* = Z_f\,(k_i + 1)$, la reducción de una impedancia común a dos mallas de un circuito se conoce como *reflexión por relación de corrientes*.

La impedancia equivalente de Thévenin vista por el generador de prueba entre los terminales [1] y [3] es:

$$Z_{i1} = \frac{v_{1p}}{i_i} = Z_i + Z_{f\,i}^* = Z_i + (k_i + 1)\,Z_f \qquad (4.31)$$

El valor de k_i dependerá de los generadores controlados de los dispositivos amplificadores que se activen, lo mismo que la impedancia de entrada Z_i, por lo que los efectos de estos generadores se incluirán a través de las impedancias equivalentes de Thévenin halladas.

Tal como en el caso de reducción de impedancias por relación de tensiones, si k_i y Z_i pueden hallarse por inspección, resulta inmediato encontrar la impedancia que el conjunto [circuito amplificador- Z_f -carga] presenta al generador v_{1p}.

Para hallar los efectos de la impedancia Z_f sobre la *impedancia de carga total* que "ve" el *bloque amplificador* desde su par de terminales de salida [2-2´] *"mirando" hacia la carga* en la malla de salida, habrá que tener en cuenta que la impedancia Z_f presenta una caída de tensión v_f entre los terminales [2'] y [3], que se sumará algebraicamente a la tensión v_L sobre la impedancia de carga Z_L, conectada entre el terminal de salida no común [2] del bloque amplificador y el terminal común de todo el circuito [3] como se ve en la Fig. 4.20. En este caso por la impedancia Z_f circula la corriente $[i_i + i_o]$ en tanto que por Z_L circula i_o. Por este motivo, la impedancia equivalente que ve el bloque amplificador desde el par de terminales de salida como *"carga"* deberá ser tal, que este bloque mantenga la misma tensión v_o entre los terminales [2-2'] que en el circuito original de la Fig. 4.20, tomando la misma corriente i_o.

En este caso se puede modelizar esta impedancia equivalente mediante dos impedancias en serie por las que debe circular la misma corriente i_o que circula por Z_L en el circuito original. De este modo sobre la impedancia de carga cae la misma tensión $v_L = - i_o Z_L$ de acuerdo a los sentidos de referencia adoptados, en tanto que por la otra impedancia deberá caer la misma tensión v_f que en el circuito original, pero circulando en la impedancia equivalente la corriente i_o en lugar de $[i_i + i_o]$, manteniéndose el mismo valor de $[v_o = v_L - v_f]$ entre los terminales [2] y [2'] que en el circuito de la Fig. 4.20.

El efecto de la impedancia Z_f sobre la malla de salida del bloque amplificador, se puede modelizar mediante una *impedancia reflejada* $Z_{f\,L}^*$ conectada entre [2'] y [3] en serie con la impedancia de carga Z_L, que posea la misma tensión v_f entre sus terminales circulando por ella la corriente i_o.

La expresión de la impedancia $Z_{f\,L}^*$ se obtiene utilizando la misma relación de corrientes $k_i = i_o / i_i$ con la que se reflejó la impedancia Z_f a la malla de entra-

da del bloque amplificador, a los efectos del generador de excitación. Escribiendo en este caso la corriente que circula por Z_f en el circuito original de la Fig. 4.20, en función de la corriente de la malla de salida i_o obtenida en el circuito amplificador completo por aplicación de la tensión de excitación de prueba v_{1p} en la entrada y sacando i_o factor común en la expresión (4.71):

$$v_f = i_f.Z_f = (i_i + i_o)\, Z_f = i_o\,(i_i/i_o + 1) = i_o\,(1/k_i + 1)\, Z_f = i_o\, Z_{fL}^* \qquad (4.32)$$

$$Z_{fL}^* = v_f / i_o = (k_i + 1)\, Z_f / k_i \qquad (4.33)$$

Por lo tanto, “mirando” desde los terminales de salida del bloque amplificador [2-2’] hacia su carga, se “*ve*” a la impedancia Z_{fL}^* en serie con la impedancia de carga Z_L. Es decir, a los efectos del circuito amplificador, la impedancia de carga total es:

$$Z_{L2} = Z_{fL}^* + Z_L \qquad (4.34)$$

tal como se muestra en la Fig. 4.22, resultando:

$$v_o = - i_o\, Z_L - i_o\, Z_{fL}^* = - i_o\,(Z_{fL}^* + Z_L) \qquad (4.35)$$

de acuerdo a los sentidos de referencia adoptados.




Fig. 4.22

En la Fig. 4.23 se ponen de manifiesto las impedancias reflejadas a las mallas de entrada y de salida simultáneamente.

En la Fig. 4.24 se ha supuesto que no hay efectos reactivos en el circuito, siendo resistivas todas las impedancias, de modo de poder analizar el camino de la señal y sus fases relativas en forma simplificada mediante semiciclos de onda senoidal. Partiendo del semiciclo positivo de v_{1p} se muestran los semiciclos de tensiones y corrientes de acuerdo a los sentidos de referencia adoptados en la Fig. 4.20




Fig. 4.23

Ejemplificaremos el comportamiento de un circuito utilizando reducción de impedancias por relación de corrientes, para algunos valores determinados de k_i reales y complejos e impedancias de distinto tipo **(17)**.




Fig. 4.24

- Si k_i es real, positiva y mucho mayor que la unidad, por simple inspección: [$Z_{f\,i}^* \cong k_i\, Z_f$] y $Z_{f\,L}^* \cong Z_f$. En este caso será | $Z_{f\,i}^*$| >> |Z_f | y ambas impedancia reflejadas serán del mismo tipo que la impedancia a reducir.

- Si k_i es imaginaria, negativa y mayor que la unidad, con Z_f resistiva, Z_f = R_f, $Z_{f\,i}^*$ será una impedancia de parte resistiva igual a R_f y poseerá una parte reactiva de tipo capacitivo de valor [$|k_i|.R_f$], en tanto que la impedancia reflejada a la malla de salida poseerá una parte real resistiva igual a R_f y una parte imaginaria de tipo inductivo de valor [R_f /$|k_i|$]. Si Z_f es una impedancia capacitiva pura, [Z_f = -jX_{Cf}], $Z_{f\,i}^*$ será una impedancia cuya parte resistiva será negativa de valor $|k_i|$ X_{Cf} y su parte reactiva será de tipo capacitivo de valor X_{Cf}, en tanto que la impedancia reflejada a la malla de salida poseerá una parte real resistiva positiva igual a [$X_{Cf}/|k_i|$] y una parte imaginaria de tipo capacitivo de valor X_{Cf}.

(17) Si k_i depende de $Z_{f\,L}^*$, que es a su vez una función de k_i, siempre se podrá hallar k_i en función de Z_{L2} = Z_L+ $Z_{f\,L}^*$ y despejar k_i de la expresión obtenida, lo cual puede resultar un procedimiento complicado, tal como se dijo en el caso de reducción de impedancias por relación de tensiones.

4.6.- Aplicación de las técnicas descriptas a un bloque amplificador tomado como amplificador inverso

La reducción de una impedancia Z_f conectada entre los nodos no comunes o compartiendo las mallas de la nueva entrada [2-2'] y la nueva salida [1-1'] del amplificador inverso, implica la obtención de valores de k_v y k_i, definidos de manera totalmente distinta a la forma realizada anteriormente para el amplificador utilizado en su configuración directa. A estos nuevos valores los denominaremos k_{vinv} y k_{iinv} y dada la no reciprocidad de la red resulta claro que:

$$k_{vinv} \neq 1/k_v \qquad - \qquad k_{iinv} \neq 1/k_i \tag{4.36}$$

4.7.- Aplicación de otras técnicas de reducción al amplificador directo:

Se analizará otra técnica de reducción que resulta muy útil para hallar impedancias de salida por inspección, requiriendo un mínimo de ecuaciones.

Para simplificar el procedimiento se supondrá que no hay efectos reactivos en el amplificador, su generador de excitación y su carga, y se hallará la resistencia de salida, R_{o2}, de un amplificador con una resistencia R_f compartiendo las mallas de entrada y salida como se muestra en el circuito de la Fig. 4.25.




Fig. 4.25

Se procede para ello a conectar un generador de prueba v_{2p} a la salida, pasivando el generador de excitación v_s, y se obtiene la relación $[v_{2p}/i_{op}]$, de acuerdo a lo indicado en la Fig. 4.26.




Fig. 4.26

Resulta claro que en el semiciclo positivo de v_{2p}, la corriente i_{op} también estará en el semiciclo positivo dado que al haber pasivado el generador de excitación, el circuito se comportará como pasivo para la señal a efectos de v_{2p}.

Para poder aplicar un procedimiento de reducción de impedancias que permitan calcular en forma sencilla R_{o2}, se reemplazará en principio el bloque amplificador por uno de sus equivalentes internos, por ejemplo, explicitando su resistencia de entrada y el equivalente Norton del circuito de salida, de acuerdo al modelo de la Fig. 4.14, pero donde el generador controlado se lo tomo dependiente de la tensión v_i entre terminales de entrada del bloque amplificador, como se ve en la Fig. 4.27 y la resistencia de salida se obtuvo para la entrada en cortocircuito entre [1] y [1'], R_{oc} (equivalente a admitir $R_s \rightarrow 0$).




Fig. 4.27

Para simplificar el análisis, se supondrá inicialmente que [R_s = 0]. De esta forma, como puede verse en la Fig. 4.28, la resistencia R_i queda en paralelo con la resistencia común a las mallas de entrada y salida, R_f.

Al colocar R_i en paralelo con R_f, se sobreentiende que, "mirando" entre los terminales [1] y [1'] hacia el bloque amplificador de la Fig. 4.28, la resistencia vista es infinita por haber extraído fuera del bloque a R_i.




Fig. 4.28

Transformando el equivalente Norton de salida del amplificador en un equivalente Thévenin, se obtiene un circuito equivalente de salida del bloque amplificador, tal como se ve en la Fig. 4.29.

En ella la tensión v_i de control del generador de tensión de salida, comparte la malla con este. Invirtiendo el sentido de v_i, y consecuentemente el del genera-

dor A_{vo} v_i, para referir todas las tensiones respecto del terminal “3”, común de todo el circuito amplificador, puede escribirse la corriente i_{op} en base a recorrer la malla de salida del circuito de la Fig. 4.35.




Fig. 4.29

$$i_{op} = \frac{v_{2p} - (A_{vo} + 1)\, v_i}{R_{oc}} \qquad (4.37)$$

Siendo $v_i = i_{op}\,(R_i // R_f)$, se obtiene:

$$R_{o2} = v_{2p}/i_{op} = R_{oc} + (A_{vo} + 1)\,(R_i // R_f) \qquad (4.38)$$




Fig. 4.30

Puede verse de (4.38) que el efecto de la R_f sobre la resistencia de salida vista desde la carga R_L, R_{o2}, resulta ser un equivalente serie entre la resistencia de salida del bloque amplificador, R_{oc}, y el paralelo de la resistencia de entrada R_i del bloque amplificador y la resistencia R_f, amplificada $[A_{vo} + 1]$ veces [18]. Como $[A_{vo} = G_{mc}\, R_{oc}]$, puede reescribirse la expresión (4.38) como:

$$R_{o2} = v_{2p}/i_{op} = R_{oc} + (1 + G_{mc}\, R_{oc})(R_i // R_f) = [1 + G_{mc}\,(R_i // R_f)]\, R_{oc} + (R_i // R_f) \qquad (4.39)$$

[18] Se sobreentiende que en cada caso particular habrá que considerar el signo de A_{vo}, de tratarse de un Nº real, o su módulo y argumento de existir efectos reactivos que incidan sobre su valor.

Tal como la expresión (4.38) permite interpretar el efecto de la resistencia R_f sobre la resistencia de salida "vista" desde R_L en base a un incremento del paralelo [R_i//R_f] en el factor [A_{vo} +1], la (4.39) admite realizar otra interpretación equivalente considerando que esta técnica de reducción de impedancias permite incluir el efecto del generador controlado [$G_{mc}v_i$] del bloque amplificador en una nueva resistencia "vista" entre los terminales de salida del bloque [2] y [2'] "mirando" hacia éste, observando que la resistencia de salida del modelo del bloque de la Fig. 4.28, R_{oc}, se "ve" incrementada en un factor [1 + G_{mc}(R_i//R_f)]. Resulta simple comprobar que el factor [G_{mc}(R_i//R_f)] es una amplificación de corriente dada por la que entrega el generador [$G_{mc}v_i$] y la corriente i_{op} que proviene del generador de prueba v_{2p}, y que ambas circulan por la resistencia del modelo de salida, R_{oc}.

Ejemplo 2: Se determinarán las expresiones de la amplificación de tensión referida a la tensión entre terminales de entrada del amplificador para un bloque amplificador que posee en su interior una resistencia R_f que comparte las mallas de entrada y salida como se muestra en la Fig. 4.31. Para simplificar el análisis se admitirá que todos los efectos reactivos del circuito completo, incluyendo al generador de señal de excitación y la carga, se consideran despreciables.




Fig. 4.31

En la Fig. 4.32 se ha desglosado el bloque amplificador en un nuevo bloque que no posee la resistencia R_f, y en esa resistencia, la que se conectó externamente entre el terminal común a la entrada y salida de ese sub-bloque [1' y 2'] y el terminal común de todo el circuito [3]. Además se lo excitó entre el terminal no común [1] y el común del circuito [3], con un generador de tensión de prueba, v_{1p}, para hallar la amplificación de tensión referida a la tensión entre terminales de entrada del amplificador, $A_v = v_o/v_{1p}$. De esta figura se observa que se podrá *reducir* o *reflejar* R_f utilizando la técnica de reducción de impedancias por relación de corrientes.

Se representará el nuevo bloque definido sin la resistencia R_f mediante un circuito equivalente como se hizo en la Fig. 4.27, con parámetros internos dados por números reales independientes de la frecuencia de trabajo.

La resistencia de entrada de ese sub-bloque, R_i, se hallará colocando un generador de prueba v_{ip} entre [1 y 1'] y hallando la corriente que entrega, i_{ip}, ob-

teniéndose $R_i = v_{ip}/i_{ip}$. Esta resistencia de entrada dependerá de R_L y de la propia R_f, de acuerdo al análisis realizado anteriormente.




Fig. 4.32

El circuito equivalente Norton de salida, que se obtiene de aplicar el generador de prueba v_{ip}, estará formado por el generador de corriente controlado cortocircuitando [2] y [2'], [$G_{mc}v_i$] y la resistencia de salida determinada con la entrada en cortocircuito, $R_{oc} = [v_{op}/i_{op}]|_{vi=0}$.




Fig.4.33

De la Fig. 4.39 se observa que la tensión de salida v_o entre terminales de salida del bloque amplificador [2-2'], estará dada por la corriente que entrega el generador controlado multiplicada por la resistencia total conectada al mismo entre sus terminales, dada por R_{oc} en paralelo con la resistencia total de carga [$R_{L2} = R_{f\,L}^* + R_L$]. En ella $R_{f\,L}^*$ se obtiene reduciendo R_f por relación de corrientes en serie con la resistencia de carga R_L.

La tensión de salida sobre la resistencia de carga, R_L, se obtendrá a partir del divisor de tensión formado por [R_L y $R_{f\,L}^*$]. En numerosos circuitos prácticos puede aceptarse con suficiente aproximación que [$R_{f\,L}^* \approx R_f$] y en ocasiones, resulta $R_f << R_L$, con lo que se puede tener en primera aproximación, que la resistencia total que "ve" el generador de corriente controlado es directamente [$R_{oc}//R_L$] **(19)**.

(19) Normalmente es mucho más probable que exista una incidencia apreciable de R_f sobre el circuito equivalente de entrada que sobre la carga del amplificador.

$$v_1 = v_o \, R_L/(R_{fL}^* + R_L) \cong - (G_{mc} v_i) \, (R_{oc} \,//\, R_L) \qquad (4.40)$$

Dado que por definición, la amplificación de tensión referida a la tensión entre terminales de entrada del amplificador es $A_v = v_o/v_{1p}$, bastará poner v_i en función de v_{1p} en (4.40) para despejar v_o/v_{1p}.

Para ello, el procedimiento se simplifica notablemente si puede hallarse fácilmente la relación de corrientes de las dos mallas, que hemos denominado k_i, y determinar por reducción de corrientes el circuito equivalente Thévenin de entrada. En este caso resultará, a partir del circuito de la Fig. 4.33, un *circuito equivalente Thévenin de entrada* dado por la Fig. 4.34, de donde podrá obtenerse la tensión v_i a partir de v_{1p} *en base al divisor de tensión formado* por R_i y R_{fi}^*




Fig. 4.34

De la figura se obtiene:

$$v_i = v_{1p} \, R_i \, /(R_i + R_{fi}^*) \qquad (4.41)$$

y reemplazando (4.41) en (4.40) se puede despejar la expresión de A_v.

$$A_v = v_o/v_{1p} \cong - G_{mc} \, [R_i/(R_i + R_{fi}^*)](R_{oc} \,//\, R_L) \qquad (4.42)$$

Ejemplo 3: Se tiene un circuito seguidor, que se muestra en la Fig. 4.35, con un transistor del tipo MOSFET. Se conocen todos los componentes del circuito, la fuente de alimentación, el generador de señal de excitación y los parámetros constructivos del transistor.




Fig. 4.35

a) Determinar por inspección, para el rango de frecuencias medias, la amplificación de tensión referida a la tensión entre terminales de entrada del amplificador, A_v, y la amplificación de tensión referida a la tensión en vacío del generador de excitación, A_{vs}.

El circuito de señal, *sin reemplazar al transistor por su modelo incremental*, se muestra en la Fig. Fig. 4.36, donde el drain está conectado directamente a común de acuerdo al circuito de la Fig. 4.35.




Fig. 4.36

Se denominó [$R_{Sa} = R_S$ a la resistencia de señal entre el terminal de source y común y se agregó un subíndice *M* a la tensión y corriente de source para diferenciarlas de la tensión en vacío del generador de excitación y de la corriente que circula por éste respectivamente - v_{sM} e i_{sM} -.

Se trabajará con el modelo circuital incremental del MOSFET obtenido a partir de su modelo de funcionamiento físico formado por la resistencia r_{gs} entre gate y source en la rama de entrada, que al finalizar el análisis se hará tender a infinito y por el generador de corriente controlado [$g_m\ v_{gs}$] y la resistencia r_{ds} en paralelo con él, entre drain y source a la salida. El generador controlado se activa de modo tal, que el semiciclo positivo de la señal de control v_{gs} genera una corriente entrante por el electrodo de drain. Se admitirá que no hay efectos del cuerpo o sustrato, es decir que la tensión entre source y sustrato es nula o constante de modo que el generador de corriente controlado [$g_{mb}\ v_{bs}$] no se enciende.

Cuando se desea realizar un *análisis por inspección* al modelo incremental se lo considera normalmente *en forma implícita*, sin dibujarlo, es decir, se trabaja directamente sobre el circuito de señal de la Fig. 4.36, razonando en base a que el transistor se comporta de acuerdo a lo que establece su modelo incremental intrínseco [20]. Por definición:

$$g_m = [i_d / v_{gs}]|_{v_{ds}=0} \qquad (4.43)$$

Definiendo al *factor de amplificación de corriente de bajas frecuencias*:

$$\beta_{oM} = [i_d / i_g]|_{v_{ds}=0} \qquad (4.44)$$

[20] Los modelos incrementales intrínsecos de los transistores individuales se construyen normalmente a partir de la modelización de su funcionamiento físico.

dado que [$v_{gs} = i_g\ r_{gs}$], la corriente i_d con los terminales de drain y source en cortocircuito será:

$$i_d|_{vds=0} = g_m\ v_{gs} = g_m\ i_g\ r_{gs} = \beta_{oM}\ i_g \qquad (4.45)$$

de donde se desprende que

$$\beta_{oM} = [i_d/i_g]|_{vds=0} = g_m\ r_{gs} \qquad (4.46)$$

Si se tiene en cuenta que la resistencia r_{ds} queda en este caso en paralelo con la resistencia de señal de source R_{Sa}, se podrá considerar que entre source y común hay una resistencia total para señal $R_{SaT} = R_{Sa}\ //r_{ds}$ por la que circulará la corriente entregada por el generador controlado [$g_m\ v_{gs} = \beta_{oM}\ i_g$].

Con estas consideraciones resulta de inmediato que la resistencia R_{SaT} puede reducirse al circuito de entrada, en serie con r_{gs} utilizando reducción por relación de corrientes la que, de acuerdo con (4.46) será $k_i = \beta_{oM}$, como se muestra en la Fig. 4.37.




Fig. 4.37

La justificación cualitativa de la forma del circuito de entrada, surge de tener en cuenta que la tensión v_g aplicada debe repartirse del mismo modo entre v_{gs} y v_{sM} en los circuitos de las Figs. 4.36 y 4.37, pero circulando en todo el circuito equivalente de entrada la corriente i_g. En el circuito original de la Fig. 4.36, por la resistencia R_{SaT} circula la corriente i_d que es β_{oM} veces mayor que la que circulará por la resistencia reflejada a la entrada R_{SaTi}*, por lo que para mantener la misma tensión v_{sM} con una corriente β_{oM} veces menor, la resistencia reflejada debe tener un valor β_{oM} veces mayor, es decir la resistencia R_{SaT} se "ve" desde el terminal de gate β_{oM} veces más grande.

La amplificación de tensión referida a la tensión entre terminales de entrada del amplificador surge directamente del divisor de tensión de entrada de la Fig. 4.37:

$$A_v = \frac{v_o}{v_{ip}} = \frac{v_{sM}}{v_g} = \frac{\beta_{oM}\ R_{SaT}}{r_{gs} + \beta_{oM}\ R_{SaT}} = \frac{g_m\ r_{gs}\ R_{SaT}}{r_{gs} + g_m\ r_{gs}\ R_{SaT}} = \frac{g_m\ R_{SaT}}{1 + g_m\ R_{SaT}} \qquad (4.47)$$

Para obtener la amplificación de tensión referida a la tensión en vacío del generador de excitación, bastará multiplicar la expresión de A_v dada por (4.47) por

la transferencia del divisor de tensión de entrada formado por las resistencias R_i y R_s.

Por definición $R_{ig} = v_g/i_g$ y $R_i = v_g/i_s$, como se observa por las flechas indicadas en la Fig. 4.36.

Dado que:

$$R_{ig} = v_g/i_g = r_{gs} + \beta_{oM} R_{SaT} \qquad (4.48)$$

tiende a infinito, será:

$$R_i = v_g/i_s = R_G // R_{ig} = R_G \qquad (4.49)$$

con lo que:

$$A_{vs} = \frac{v_{sM}}{v_s} = \frac{R_{SaT}}{r_d + R_{SaT}} \times \frac{R_G}{R_i + R_s} \qquad (4.50)$$

b) Hallar por inspección la resistencia de salida "vista" desde el terminal de source, R_{osM} y la "vista" desde la resistencia de carga, R_o, de acuerdo a lo indicado las flechas que figuran en el circuito de señal de la Fig. 4.38.




Fig. 4.38

Por tratarse de resistencias equivalentes de Thévenin "vistas" en el sentido indicado por las flechas, habrá que pasivar el generador de excitación cortocircuitando v_s y aplicar un generador de prueba, por ejemplo de tensión, donde corresponda, en la forma muestrada en la Fig. 4.39 para R_{osM} y en la Fig. 4.40 para R_o.




Fig. 4.39

En base a Thévenin, R_{osM} se define como:

$$R_{osM} = v_{sMp}/i_{sMp} \qquad (4.51)$$

De la Fig. 4.39 se desprende que al ser i_g nula a las frecuencias en las que se está trabajando, lo será v_g y por ende la tensión v_{gs} será igual en amplitud a la tensión de prueba aplicada v_{sMp} pero de signo contrario - [v_{gs} = - v_{sMp}] -. En estas condiciones, en el semiciclo positivo de v_{sMp}, el generador controlado se encenderá entregando una corriente dirigida hacia el drain, que se cerrará entrando por source a través del generador de tensión de prueba, con lo que i_{sMp} también estará en su semiciclo positivo. Dado que la tensión entre drain y source, v_{ds}, resulta igual a [- v_{sMp}], durante el semiciclo positivo de v_{sMp} estará en el semiciclo negativo, por lo que la corriente por r_{ds} también estará dirigida de source a drain, sumándose aritméticamente a la del generador controlado [g_m v_{sMp}] para dar i_{sMp}.




Fig. 4.40

Como la corriente que entrega el generador controlado es igual [g_m v_{sMp}] y la tensión entre sus terminales es igual a la tensión de control, siendo sus fases tales que, cuando la tensión v_{sMp} está en su semiciclo positivo la corriente del generador circula de positivo a negativo, a los efectos del generador de excitación de prueba, el generador controlado se comporta como un resistencia de valor:

$$v_{sMp}/(g_m\ v_{sMp}) = 1/g_m = r_d \qquad (4.52)$$

Siendo:

$$i_{sMp} = g_m\ v_{sMp} + (v_{sMp}/r_{ds}) \qquad (4.53)$$

la resistencia "vista" desde el terminal del source del seguidor de la Fig. 4.39 **(21)** **(22)**, resulta:

$$R_{osM} = v_{sMp}/i_{sMp} = (1/g_m)//r_{ds} = r_d\ //r_{ds} \qquad (4.54)$$

Dado que en general r_{ds} >> r_d, se considerará en esos casos directamente que:

(21) Notar que al estar v_{sMp} e i_{sMp} en fase, desde el generador de prueba se ve una impedancia equivalente de Thévenin disipativa pura, es decir una resistencia (positiva).

(22) (4.54) es válida sólo si el drain está conectado a común para la señal. Si no es así, la resistencia que exista entre el terminal de drain y común incidirá en su valor, a menos que el efecto de r_{ds} resulte despreciable, cosa que ocurrirá si r_{ds} es mucho mayor que la resistencia conectada al drenaje.

$$R_{osM} = v_{sMp}/i_{sMp} \cong (1/g_m) = r_d \qquad (4.55)$$

La resistencia de salida R_o "vista" desde la resistencia de carga, se obtendrá a partir de la Fig. 4.40, como:

$$R_o = v_{1p}/i_{1p} = R_S \,//R_{osM} \qquad (4.56)$$

Si $r_{ds} >> r_d$ la (4.56) quedará directamente:

$$R_o = v_{1p}/i_{1p} = r_d \,//R_S \qquad (4.57)$$

Cabe aclarar que, siendo $r_d = 1/g_m$ y de acuerdo a (4.47), A_v se puede escribir como:

$$A_v = v_{sM}/v_{gp} = \frac{g_m R_{SaT}}{1 + g_m R_{SaT}} = \frac{R_{SaT}}{(1/g_m) + R_{SaT}} = \frac{R_{SaT}}{r_d + R_{SaT}} \qquad (4.58)$$

La expresión (4.58) resulta muchas veces más cómoda para obtener valores aproximados mentalmente, permitiendo comparar fácilmente el valor de r_d frente al de R_{SaT} y juzgar en cuánto se aleja la amplificación del seguidor por source de la unidad. En (4.58) la incidencia de r_{ds} se incluye en el valor de $R_{SaT} = R_{Sa} \,//r_{ds}$. Si $r_{ds} >> R_{Sa}$, la (4.58) se escribirá directamente como:

$$A_v = v_{sM}/v_{gp} = \frac{R_{Sa}}{r_d + R_{Sa}} \qquad (4.59)$$

Ejemplo 4: <u>*Adaptador de impedancias.*</u> Se debe alimentar una resistencia de carga, R_{ca}, de 1 KΩ a partir de una fuente de señal que entrega 1 V_{ef} en vacío y posee una resistencia interna de 10 KΩ - Fig. 4.41 -.




Fig. 4.41

La tensión eficaz sobre R_{ca} se obtendrá a partir del divisor resistivo:

$$V_c = V_s[R_{ca}/(R_s + R_{ca})] = 1V(1K\Omega/11K\Omega) \approx 0{,}091V = 91\ mV$$

Admitamos que disponemos de un dispositivo que se intercala entre la fuente de señal y su carga, como se muestra en la Fig. 4.42. Suponiendo que no existen efectos reactivos, a dicho dispositivo le corresponden los siguientes valores de sus parámetros característicos:

$$A_{vo} = -1 \quad - \quad R_i = 100\ K\Omega \neq f(R_{ca}) \quad - \quad R_{os} = 100\ \Omega$$

La tensión v_i entre terminales de entrada será:




Fig. 4.42

$V_i = V_s\,[R_i\,/(R_s + R_i) = 1V\ (100\ K\Omega\ /110\ K\Omega\ ) \approx 0{,}91\ V = 910\ mV$

Con un valor eficaz de V_i de 0,91 V, la tensión de salida sobre R_{ca} será:

$V_o = V_i\,[R_{ca}\,/(R_o + R_{ca})] = 0{,}91\ V\ (1\ K\Omega\ /\ 1{,}1\ K\Omega) \approx 0{,}83\ V = 830\ mV$

El efecto del dispositivo activo resulta evidente. Aunque la amplificación A_{vs} del dispositivo es menor que la unidad, la mejora obtenida se debe al *mecanismo de adaptación de impedancias* que puede realizarse utilizando un dispositivo activo, trabajando en una configuración tal que aproxime su comportamiento a un amplificador ideal de tensión, ganando potencia de señal, pues la toma de la fuente de alimentación de continua.

Ejemplo 5: *Multiplicador de capacitancia.* Consideremos un dispositivo o un bloque amplificador en el que supondremos que no hay ningún efecto reactivo, y que tanto la impedancia interna del generador de excitación como la carga son resistivas, R_s y R_L respectivamente. Se representará al bloque amplificador por un modelo de amplificador de tensión, donde se mantendrá la notación general utilizada al analizar la técnica de reducción de impedancias por relación de tensiones, denominando k_{vo} a A_{vo}. Se admitirá $k_{vo} > 0$ y mucho mayor que la unidad, con lo que el *amplificador* es *inversor de fase*, y que R_o es mucho menor que R_L, por lo que se la considerará nula. Se conectará un capacitor C_f entre los terminales no comunes de entrada y salida como muestra la Fig. 4.43.




Fig. 4.43

$$i_i = \frac{v_i}{R_i} + C_f \frac{d(v_i - v_o)}{dt}$$
$$= \frac{v_i}{R_i} + C_f \frac{d(v_i + k_{vo} v_i)}{dt} \qquad (4.60)$$
$$= \frac{v_i}{R_i} + C_f \frac{dv_i(1 + k_{vo})}{dt}$$

entonces:

$$i_i = \frac{v_i}{R_i} + (1 + k_{vo}) C_f \frac{dv_i}{dt} \cong \frac{v_i}{R_i} + k_{vo} C_f \frac{dv_i}{dt} \qquad (4.61)$$

La impedancia vista por la fuente de señal resulta ser R_i en paralelo con un capacitor de valor [k_{vo} C_f], mayor que el valor del capacitor colocado C_f, en un factor k_{vo}. Notar que el capacitor C_{fo}* reflejado a la salida en paralelo con R_L, no tendrá incidencia en el circuito a frecuencias para las que pueda aceptarse que [$1/\omega C_{fo}$* >> R_L].

Ejemplo 6: *Inversor del tipo de reactancia.* Se trabajará con un *amplificador no inversor* (v_o y v_i en fase) con [$|k_{vo}|$ >> 1]. Si se invierte el sentido del generador controlado [$k_{vo}\, v_i$], de modo de mantener k_{vo} con signo positivo, en (4.60), v_o será igual a [- $k_{vo}\, v_i$], con lo que el capacitor C_f se *"reflejará"* a la entrada, en paralelo con R_i, con un valor C_{fi}* ≈ - k_{vo} C_f. Dado que para onda senoidal la reactancia de un capacitor es [- j/ωC], si C es negativa, C_f se *"reflejará"* a la entrada en paralelo con R_i como una reactancia de tipo inductivo donde el valor del inductor será función de la pulsación ω, dado que:

$$- j.1/\omega C_{fi}^* = - j.1/[\omega(- k_{vo}) C_f] = j.1/[\omega k_{vo} C_f] \qquad (4.62)$$

Multiplicando y dividiendo por ω se tiene:

$$j \frac{\omega}{\omega^2 k_{vo} C_f} = j\, \omega\, L_i^* \qquad (4.63)$$

donde resulta:

$$L_i^* = 1/(\omega^2 k_{vo} C_f) \qquad (4.64)$$

y el circuito equivalente Thévenin de entrada será el de la Fig. 4.44.




Fig. 4.44

De este modo se podrán *tener efectos de ambos tipos de componentes reactivos* en un circuito, *utilizando un solo tipo de componente*, generalmente *capacitores*, *realimentando* a través de configuraciones de amplificadores que cumplan con la condición de no invertir fase entre la entrada y la salida y poseer una amplificación cuyo módulo sea mayor que la unidad. Así se podrán obtener *resonancias para frecuencias físicas de onda senoidal*, utilizando *capacitores y dispositivos activos* (dando origen a *filtros activos con frecuencias físicas de resonancia*).





4.9.- Importancia de los distintos circuitos equivalentes

La importancia de la existencia de distintas formas de representar el circuito equivalente de un mismo sistema amplificador, permite adoptar la configuración más conveniente para lo que se necesita analizar. Por ejemplo, si se desprecian los efectos reactivos, e interesa la interacción R_s - R_i y/o R_L - R_o de modo que una sea mucho menor o mayor que la otra, se pueden distinguir los siguientes casos:

$R_s << R_i$	La fuente de excitación se comporta casi como un generador de tensión ideal.
$R_s >> R_i$	La fuente de excitación se comporta casi como un generador de corriente ideal.
$R_o << R_L$	Conviene considerar a la salida como un generador de tensión controlado.
$R_o >> R_L$	Conviene considerar a la salida como un generador de corriente controlada.

En cada caso, si se tienen desigualdades importantes entre ambos pares de resistencia, se puede llegar a despreciar el efecto de R_i y R_o, y, dentro de tolerancias predeterminadas, considerarlas nulas o infinitas según corresponda, dando lugar a poder utilizar modelos del bloque amplificador que se conocen como amplificadores ideales, a efectos de analizar su incidencia en el circuito integrado por el bloque, el generador de señal de excitación y la carga.

Amplificadores ideales

Amplificador ideal de tensión 	$A_{vo} = v_o / v_i$: factor de amplificación de tensión en un amplificador ideal. En un amplificador real: $A_{vo} = v_o / v_i \|_{io=0}$
Amplificador ideal de corriente 	$A_{ic} = i_o / i_i$: factor de amplificación de corriente en un amplificador ideal. En un amplificador real: $A_{ic} = i_o / i_i \|_{vo=0}$
Amplificador ideal de transconductancia 	$G_{mc} = i_o / v_i$: transconductancia de un amplificador ideal. En un amplificador real: $G_{mc} = i_o / v_i \|_{vo=0}$
Amplificador ideal de transresistencia 	$R_{mo} = v_o / i_i$: transresistencia de un amplificador ideal. En un amplificador real: $R_{mo} = v_o / i_i \|_{io=0}$ Fig. 4.51

Los dispositivos activos y los amplificadores reales, de acuerdo a cómo se los conecta, tienden a comportarse en algunas ocasiones en forma muy similar a alguno de estos cuatro modelos ideales.

CAPÍTULO V

Otros parámetros característicos de los circuitos amplificadores

Otras características de un circuito amplificador


a) ***Clase de funcionamiento***: En nuestro estudio consideraremos sólo amplificadores clase A, aunque en ocasiones se puede indicar directamente el ángulo de conducción de la corriente de colector.

b) ***Potencia de señal de salida*** P_o***:*** Será un dato importante en amplificadores de potencia.

c) ***Ganancia de potencia*** $G_P = P_o/P_i$***:*** P_i es la potencia de excitación. Será importante en amplificadores de radiofrecuencia de bajo y alto nivel de potencia y en amplificadores de potencia en general.

d) ***Rendimiento de colector*** $\eta_C = P_o/P_e$***:*** P_e o potencia de entrada, es la potencia que recibe el transistor de la fuente de alimentación de continua del circuito de colector. Interesa en amplificadores de potencia.

e) ***Ancho de banda:*** Será el intervalo de frecuencias entre las cuales el parámetro de transferencia de interés (A_v ; A_i ; Y_m ; Z_m ; G_P) se mantiene dentro de límites especificados. Normalmente, si estos límites no se especifican se entiende que el ancho de banda está comprendido entre las frecuencias de corte definidas a 3db. Se denominan características de respuesta en frecuencia a diagramas donde se lleva módulo y argumento o parte real y parte imaginaria del parámetro considerado en función de la frecuencia, en escala lineal o logarítmica. Normalmente es común considerar módulo y argumento en los parámetros de transferencia (salvo en el caso de la ganancia de potencia, que es un número real) y parte real e imaginaria en las impedancias de entrada y salida. Tomando como ejemplo la amplificación de tensión, pueden encontrarse características de respuesta en frecuencia del módulo de A_v típicas, como muestra la Fig. 5.1.



a b c Fig. 5.1

Características del tipo de la Fig. 5.1a se encuentran en amplificadores de audiofrecuencia, de videofrecuencia o en amplificadores para cualquier uso que requieren una zona de $|A_V|$ constante. En la zona en que el módulo de A_V permanece constante se dice que se tiene respuesta plana y normalmente en ella son despreciables los efectos reactivos. A este intervalo de frecuencias se lo denomina *rango de frecuencias medias*. En la Fig. 5.1b se observa que la zona de respuesta plana se

extiende hasta frecuencia nula. A los amplificadores con esta respuesta se los denomina *amplificadores de continua*. Debe tenerse en cuenta que un amplificador de continua es aquel que además de señales alternas puede amplificar continua (incrementos de continua) y no solamente esta última. La Fig. 5.1c muestra la clásica respuesta en frecuencia de amplificadores cuya carga es un circuito resonante. A los casos en que el ancho de banda resulta muy inferior a la frecuencia central, que en este caso coincide con la frecuencia de resonancia de la carga, se los suele denominar *amplificadores de banda angosta*. En los casos "a" y "b", se habla de *amplificadores de banda ancha*.

f) *Distorsión por frecuencia:* En el caso en que el espectro de frecuencias de la señal a amplificar sobrepase el rango de respuesta plana, el amplificador introducirá *distorsión por frecuencia* ya que parte de las componentes de la señal tendrán una amplificación distinta del resto.

Se dirá que existe *distorsión por frecuencia debido al módulo* de la amplificación, si éste varía con la frecuencia en la zona ocupada por el espectro de la señal.

Se dirá que existe *distorsión por frecuencia debido a corrimientos de fase* si el retardo en el tiempo no es el mismo para todos o si el retardo en un múltiplo entero del semiperíodo de la señal. Para que no exista distorsión por fase, el corrimiento de fase entre la señal de entrada y la de salida deberá cumplir, por lo tanto, alguna de las siguientes condiciones:

$\phi = k.\omega$: donde "*k*", constante de proporcionalidad, es igual al corrimiento en el tiempo.

$\phi = n.\pi$: con "n" entero.

El segundo caso implica que todas las componentes del espectro aparezcan a la salida corridas 0º ó 180º con respecto a las componentes originales.

Según el uso a que se destine el amplificador se admitirá en mayor o menor grado la distorsión por frecuencia, motivo por el cual el ancho de banda se adopta normalmente mayor que la zona de respuesta plana. Conocido el ancho de banda y el espectro de la señal a amplificar se puede cuantificar la distorsión por frecuencia. En nuestro estudio nos referiremos sólo a amplificadores que operan en la zona de respuesta plana.

Implícitamente hasta ahora trabajamos con ondas senoidales puras. De este forma:

$$A_v = |A_v|\, e^{\varphi_v} \qquad (5.1)$$

Es decir, se producirá en corrimiento de fase entre entrada y salida.

Las ondas que, en la práctica se desea amplificar no son senoides puras; por ello, para su tratamiento, se descomponen en su espectro, sumándose luego las respuestas de cada componente, lo cual puede hacerse dada la definición de sistema lineal. Para ello, debe estudiarse la respuesta en frecuencia, es decir, la respuesta del sistema para ondas de diferente frecuencia.

Se define *rango de frecuencias medias* al rango de frecuencias para el cual todos los efectos reactivos son despreciables - Fig. 5.2 -.

Tipos de capacitores:

En paralelo con el camino de la señal útil: Son las capacitancias del dispositivo (propias de su principio de funcionamiento y parásitas de su estructura constructiva) y las capacitancias parásitas del conexionado (entre pistas de circuito impreso, terminales externos de componentes y entre metalizaciones de circuito integrado). Estos capacitores tendrán importancia a altas frecuencias. A bajas frecuencias, se comportan como circuitos abiertos y a medida que se aumenta la frecuencia, irán bajando su impedancia [(1)].

En serie con el camino de la señal útil: Son los capacitores de acople y desacople, es decir de bloqueo de continua ó para eliminar algún resistor del camino de la señal alterna. Estos capacitores tendrán importancia a bajas frecuencias. A frecuencias medias y altas se comportan como cortocircuitos. A medida que se disminuye la frecuencia irán aumentando su impedancia.

Conclusión:

Capacitores	Bajas frecuencias	Frecuencias medias	Altas frecuencias
En paralelo	Circuito abierto	Circuito abierto	Influyen
En serie	Influyen	Cortocircuito	Cortocircuito

El *rango de frecuencias medias* será el rango de frecuencia en el cual todos los efectos reactivos son despreciables. No siempre hay capacitores en serie, pero siempre existen capacitores en paralelo con la señal alterna que producen limitaciones en alta frecuencia. De esta forma, la gráfica $|A_v| = f(\omega)$ podría ser en este caso como la indicada para un amplificador de continua (Fig. 5.1b).

[(1)] Si bien no se tiene en cuenta en este análisis, al trabajar a frecuencias muy elevadas no puede dejar de considerarse los efectos inductivos parásitos dados por la longitud de pistas en un circuito impreso, longitud de terminales de componentes y caminos de metalizaciones en un circuito integrado. Estas inductancias parásitas (que pueden estimarse en el orden de 1nH/mm) estarán en serie con el camino útil de la señal y podrán considerarse nulas sus reactancias a frecuencias medias, aumentando su valor a medida que se eleva la frecuencia.




Fig. 5.2

f) *Distorsión por alinealidad:* Si la característica de transferencia del dispositivo no puede considerarse lineal en la zona de trabajo, se producirá *distorsión por alinealidad*. En este caso, si la señal de entrada es una senoide pura, la salida no lo será y al descomponer esta última en serie de Fourier, las armónicas de la fundamental serán consideradas como componentes de *distorsión por alinealidad o distorsión armónica*.

Para cuantificar este tipo de distorsión se define como *factor de distorsión armónica* a la relación entre el valor eficaz de señal de las componentes de distorsión y el valor eficaz de la fundamental.

Si existe alinealidad se producirá además otro tipo de distorsión que se conoce como *distorsión por intermodulación* y que ocurre al introducir en la entrada señales compuestas por dos o más senoides de distinta frecuencia. En este caso se observan a la salida, además de las armónicas de cada componente, señales cuyas frecuencias serán sumas y diferencias de múltiplos enteros de las frecuencias de las componentes originales. Este proceso se denomina *mezcla de frecuencias*. Esta distorsión se cuantifica mediante un *factor de distorsión por intermodulación* que se define en base a la introducción de dos ondas senoidales de distinta frecuencia con características definidas.

g) *Número o cifra de ruido F:* Se define como *relación señal a ruido* al cociente entre la potencia de señal y la potencia de ruido y se la indica como *S/N*. Se denomina ruido a toda señal espuria de cualquier frecuencia que se superpone a la señal deseada. En todo sistema de transmisión o procesamiento de la señal se introduce ruido de diversos orígenes. En la entrada de un amplificador, junto con la señal a amplifi-

car (S_i) habrá siempre presente una cierta potencia de ruido (N_i). Evidentemente será necesario que el nivel de señal sea mayor que el de ruido y en lo posible que este último resulte enmascarado por el primero. A la salida, superpuesta a la señal (S_o), se tendrá un ruido compuesto por el de entrada amplificado más el que haya introducido el amplificador (N_o). Por esto, la relación señal-ruido a la salida, resultará siempre menor que a la entrada.

Se define como *número o cifra de ruido* de una etapa amplificadora al cociente, expresado en decibeles, entre la relación señal-ruido a la entrada y la relación señal-ruido a la salida.

$$F = 10 \log \frac{S_i / N_i}{S_O / N_O} \qquad (5.2)$$

si se trata de potencias de señal y ruido, y resultará:

$$F\ (db) = 20 \log [(S_i/N_i) / (S_o/N_o)] \qquad (5.3)$$

si la señal *S* y el ruido *N* se indican en tensiones, como se expresan en determinadas ocasiones.

En nuestro estudio de etapas elementales no consideraremos los problemas de ruido, salvo aclaración expresa en contrario.

h) *Sensibilidad de un circuito o equipo:* Se define como sensibilidad a la *mínima señal de entrada* que puede aplicarse a un circuito o un sistema (si la onda de entrada es senoidal, será la mínima amplitud o valor eficaz de la señal de entrada) *para obtener a la salida una seña, con una relación señal a ruido determinada* – S_o/N_o -.

CAPÍTULO VI

Estabilidad del punto de reposo

Estabilidad del punto de reposo

6.1.- Causas y efectos de la inestabilidad del punto de reposo.

La ***inestabilidad*** o ***variación del punto de reposo*** en un circuito amplificador con un transistor (bipolar o de efecto de campo) puede deberse a uno o más de los siguientes problemas:

- El reemplazo del transistor por otro de la misma familia en un circuito ya construido.
- El reemplazo de un componente del circuito de polarización por otro de iguales características nominales en un circuito ya construido.
- La utilización de transistores de la misma familia u otros componentes con iguales valores nominales, si se construyen varios equipos "iguales" o se los fabrica en serie en una línea de producción.
- Las variaciones térmicas que afecten a los dispositivos activos y pasivos en su trabajo normal durante el funcionamiento de un equipo ya construido.
- Otros parámetros externos a los dispositivos que incidan sobre los valores de las corrientes de reposo (variación en el valor de la fuente de alimentación) en un equipo ya construido.

Los ***parámetros de los distintos componentes*** –activos y pasivos- cuya ***dispersión en sus valores de fabricación*** o ***variación con la temperatura*** causan corrimientos en el punto de polarización son, entre otros:

- En ***TBJ*** : β_F, I_S, V_A (este último produce efectos de segundo orden).
- En ***JFET*** : I_{DSS}, V_P, λ (este último produce efectos de segundo orden).
- En ***MOSFET***: k, V_T, λ y γ (estos dos últimos producen efectos de segundo orden).
- Dispersión del valor de resistores dentro de la banda especificada de tolerancia en su valor nominal o su variación térmica, que dependerá del tipo de material.
- Valor de fuentes de alimentación (estabilidad con el consumo de corriente, variación de tensión de línea o de baterías y variación térmica)

La ***necesidad de estabilizar el punto de reposo,*** es decir, ***fijar el punto Q*** de reposo en un ***intervalo de variación acotado*** ante cualquier variación de los parámetros citados que provoquen su inestabilidad (ya sea durante el funcionamiento del equipo –reemplazo de componentes o efectos de las variaciones de temperatura- o al fabricar

equipos de iguales características nominales, dentro de las tolerancias aceptadas), radica en el hecho de asegurar:

- ***estabilidad en los parámetros de señal del amplificador***, dada la fuerte dependencia de los componentes del modelo de señal con la corriente de reposo, dentro de tolerancias admisibles para el correcto funcionamiento del circuito.
- que el dispositivo permanezca en la ***zona de funcionamiento analógico-lineal*** a pesar de las variaciones de los parámetros que fijan el punto Q, de modo que ***la señal de salida no se vea recortada*** para un valor de excursión mínima, que llamaremos ***garantizable*** y que estará fijada por las necesidades de funcionamiento.

En este último caso, cabe aclarar que los parámetros de señal del dispositivo -la transconductancia, por ejemplo- dependerán en gran medida del valor de la corriente de reposo, por lo que resulta lógico pensar que los amplificadores de alta amplificación de tensión, deberán estabilizar su corriente de reposo en forma exigida para evitar que, ante una variación de dicha corriente, varíe la transconductancia de su modelo de señal, varíe por lo tanto el valor de amplificación de tensión y la señal de salida pueda recortar –Fig. 6.1-.


Obviamente, si el amplificador posee alta amplificación de señal desde continua -***pequeños incrementos de continua***, que constituirán ***la señal*** en ***amplificadores de continua***-, la amplificación para señales continuas será altamente afectada por la estabilidad del punto de reposo, a menos que se recurra a configuraciones circuitales especiales.

La ***realimentación negativa para la corriente continua de polarización*** constituye la herramienta que permite ***acotar las variaciones en el valor de la corriente de reposo*** I_{CQ}, que es lo que se conoce como ***estabilización del punto de trabajo en reposo Q***.

Cabe agregar que si bien, las variaciones con la temperatura de ciertos parámetros resultan contrarrestadas mediante este proceso de realimentación, el método para estabilizar las variaciones del punto de reposo debido a las variaciones con la temperatura consiste muchas veces en la introducción de un elemento o conjunto de elementos que actúen produciendo una variación con la temperatura igual (teóricamente) y contraria, a la producida por el dispositivo y/o circuito de polarización sobre el punto de reposo (compensación) o, ***lo que es obligatorio en amplificadores de continua****,* actuando de modo tal, que las variaciones térmicas del punto *Q* debidas a efectos no deseados por variaciones térmicas de parámetros del dispositivo o del circuito, sean mucho menores a las producidas por una señal incremental útil de continua.

La señal de continua, con los valores normalmente utilizados, podría producir una variación de señal útil de continua a la salida (por

ejemplo de la corriente continua del transistor) del mismo orden que produciría la variación térmica no deseada (o variación aleatoria o espurio de los parámetros de continua del circuito), de no existir los componentes agregados especialmente para resolver el problema.



(a) dispersión del valor de β

(b) Variación de temp. admitiendo β = cte.

(c) Dispersión de β y variación de temp. (también sobre β)

(d) Dispersión de V_T en un MOSFET de canal inducido (se admite k = cte.)

(e) Dispersión de V_P e I_{DSS} en un JFET

Fig. 6.1

6.2.- Soluciones a implementar

Circuitos integrados: Polarizar al dispositivo con una fuente de corriente constante que fije la corriente de reposo de salida (I_{CQ} o I_{DQ}) – Fig. 6.2 (a) y 6.2 (b) -.

Es ***solución básica en circuitos integrados*** pero no en discretos o en casos particulares en algunas etapas integradas.

Como fijar la corriente de polarización de salida de un dispositivo amplificador exige que el o los componentes de polarización se encuentren ubicados de modo tal, que por ellos se pueda determinar una ***malla que contenga a la rama de control del dispositivo amplificador***, esta fuente de corriente deberá estar en los emisores o sources de los dispositivos activos por lo que, de acuerdo al análisis que se realizará oportunamente, su función también será la de ***introducir una realimentación negativa*** para las posibles variaciones de la continua de polarización, con la ventaja de tener un efecto mucho mayor (teniendo en cuenta que la fuente de corriente que se implemente forzosamente será una fuente real, con resistencia de salida no infinita).

Circuitos discretos: Para polarizar y estabilizar la corriente de reposo de salida [I_{CQ} o I_{DQ}] en circuitos con transistores discretos, no resulta conveniente en general utilizar una fuente de corriente constante, ya que implicaría usar dos transistores para polarizar un tercero que sería el único útil como amplificador - Fig. 6.2 (b) -, añadiéndose la dificultad de tener que aparear a los dos transistores de la fuente para que la corriente que se desea obtener sea estable. Otra solución de este tipo sería utilizar un solo transistor discreto como fuente de corriente, que deberá estar a su vez realimentado para estabilizar su punto de reposo – Fig. 6.2 (c) -.

Resulta mucho más simple en la mayoría de los casos en que se utilicen transistores discretos, construir el circuito de polarización, con fuentes de tensión continua y resistores – Fig. 6.2 (d), 6.2 (e) y 6.2 (f) -. Las Fig. 6.2 (a), 6.2 (b), 6.2 (d) y 6.2 (f), indican en forma correlativa los mismos circuitos con transistores bipolar y MOSFET de canal inducido.

En el caso que el transistor amplificador sea un MOSFET de canal preformado o un JFET, si la fuente de corriente se construyese también con transistores del mismo tipo, el circuito (b) no serían utilizable para lograr lo deseado, dado que con JFET o MOSFET de canal preformado, el transistor con gate y drain en corto quedaría polarizado en la zona óhmica de trabajo. Sí podría utilizarse este circuito, con polarización por fuente de corriente, en el caso que esta fuente se construyera con TBJ o MOSFET de canal inducido. En la Fig. 6.2 (b) se incluye un JFET polarizado mediante una fuente de corriente construida con TBJ (esquema circuital muy usado en amplificadores operacionales de diseño bastante antiguo pero aun de uso estándar).

En los circuitos de polarización de las Fig. 6.2 (d) y 6.2 (e), no se puede utilizar JFET o MOSFET de canal preformado como transistor amplificador, pues no se podría ubicar su punto *Q* en la zona analógico-lineal. Un MOSFET de canal inducido se podría utilizar en la Fig. 6.2 (e), pero funcionaría cerca de la zona de características no horizontales, ya que en ese caso V_{DG} resultará negativa, debiendo ser su valor absoluto menor que V_T para estar en la zona lineal. Sólo el circuito Fig. 6.2 (f) resulta suficientemente versátil para ser utilizado con todos los cuatro tipos de transistores que se estudian en este capítulo, siempre que se acomoden convenientemente los valores de los resistores de polarización y de la tensión V_{BB}, la que se obtendrá normalmente como el equivalente de Thévenin de un divisor resistivo de base o gate, alimentado desde la fuente de alimentación V_{CC}.

En este caso, dado que la corriente de polarización de todos los dispositivos electrónicos amplificadores está principalmente determinada por ***una malla que contiene a la rama de control*** – diodo base-emisor en bipolares o rama gate-source en transistores de efecto de campo -, despreciaremos en primera aproximación, la incidencia de la tensión entre los terminales de salida del dispositivo sobre la corriente de polarización. Esto equivale a admitir que la característica estática de transferencia es única si el dispositivo se encuentra polarizado en su zona de trabajo como amplificador analógico-lineal o, lo que es equivalente, admitir que las características estáticas de salida son horizontales en la zona de trabajo.

Tomando como ***característica estática de transferencia*** a la corriente de salida en función de la tensión aplicada a la rama de control [I_C=f(V_{BE}) en transistores bipolares e I_D=f(V_{GS}) en los distintos tipos de transistores de efecto de campo], se ***analizará cualitativamente cómo fijar la corriente de polarización en la malla de salida y lograr la estabilidad necesaria***, admitiendo que el dispositivo se encuentra trabajando ***en modo analógico-lineal***.

Denominaremos ***curva de polarización*** al lugar geométrico de los posibles puntos de trabajo en reposo ***Q*** en el ***plano de corriente de salida-tensión de control*** que ***responden al circuito externo de la malla que contiene a la rama de control*** del dispositivo.

En la mayoría de los circuitos dicha malla está conformada por fuentes de tensión continua y resistores, por lo que la curva resultará una recta.

Dado que, de las cuatro variables terminales de la continua de polarización, se ha admitido que se despreciará los efectos de la tensión de salida sobre la corriente de polarización, no se tendrán en cuenta en este análisis ni V_{CE} ni V_{DS}, al solo efecto de analizar cómo se estabiliza la corriente de polarización.

En los ***transistores de efecto de campo*** tampoco se tendrá corriente de polarización de entrada (o ésta será despreciable en los

JFET), por lo que si la malla que contiene a la rama de control posee fuentes de continua y resistores sólo se tendrá dos variables - I_D y V_{GS} -. Por lo tanto, la recta de polarización será directamente una función I_D=f(V_{GS}), únicas dos variables a tenerse en cuenta para fijar la corriente de polarización del dispositivo activo, no siendo necesario introducir ninguna otra relación entre sus variables terminales. Por lo tanto, para estos tipos de transistores ***la recta de polarización será independiente de parámetros del dispositivo***.




Fig. 6.2

En los transistores bipolares en cambio, existe una tercer variable a tener en cuenta: ***la corriente de base no nula***. La corriente de base intervendrá en el planteo de la circulación por la malla que contiene a la

rama de control, por lo que en la ecuación de la recta de polarización I_C=f(V_{BE}) deberá eliminarse la variable I_B, lo que sólo puede realizarse introduciendo un parámetro del propio transistor en la ecuación planteada, que en este caso podrá ser la relación existente entre I_C e I_B, ***dependiente del dispositivo***.

Con estas consideraciones sólo quedan dos caminos para trazar una curva de polarización para un TBJ, y en ambas habrá que introducir una consideración adicional a su definición:

a) vincular I_C e I_B a través del β_F y llegar a una ecuación de una ***"recta de polarización I_C=f(V_{BE})"*** que también ***depende del dispositivo a través del valor de β_F.***

b) trazar la ***recta de polarización*** sobre la ***característica estática de transferencia I_C=f(I_B)***, donde aparecerá también otra variable del dispositivo - V_{BE} -, que eventualmente podrá eliminarse como variable asumiendo en primera aproximación la hipótesis de que la tensión del diodo base-emisor se mantiene constante e igual a la definida como tensión de barrera o umbral de un diodo sólido del material base que corresponda (por ejemplo, $V_{BE} \cong$ 0,7V en silicio)

Para mantener la similitud de los planteos para los TBJ y todos los tipos de FET, se adoptará, para el transistor bipolar, la característica de transferencia correspondiente al plano I_C - V_{BE}, pero debiendo tenerse en cuenta que al tratar el problema de la dispersión de I_{DSS} y V_P en los JFET y de k y V_T en los MOSFET, se modifica ***sólo*** la característica de transferencia del dispositivo, ***manteniéndose fija la recta de polarización***, al no depender de parámetros del mismo – Fig. 6.1 (d) y 6.1 (e) -, en tanto que ***en los TBJ*** tendremos que modificar nuestra definición de recta de polarización ***incluyendo la posibilidad de su dependencia de con el factor β_F***, cuando se analice la incidencia de su dispersión, manteniéndose la característica estática de transferencia I_C=f(V_{BE}) fija, mientras no se tenga en cuenta la posible variación por dispersión de I_S – Fig. 6.1 (a), 6.1 (b) y 6.1 (c) -.

Los efectos de la variación de los parámetros del dispositivo activo con la temperatura, sólo se manifestará en los FET ***sobre la característica de transferencia,*** en tanto en los TBJ ***se modificarán ambas curvas del diagrama I_C-V_{BE},*** pues la característica de transferencia variará a través del valor de I_S y ***la pendiente de la recta de polarización lo hará a través de las variaciones térmicas de β_F.***

Normalmente en ***circuitos discretos con transistores bipolares***, ***la dispersión del valor de β_F*** será dominante en cuanto a la estabilidad del punto **Q**, por lo que el ***análisis gráfico*** se realizará de manera muy simple como muestra la Fig.6.1(a).

Si puede despreciarse en primera aproximación la variación térmica de β_F, el efecto de la temperatura sólo se manifestará sobre la característica estática de transferencia I_C=f(V_{BE}) principalmente a través de I_S (al aumentar la generación térmica de portadores y por ende la concentración de minoritarios), ya que el efecto opuesto que causa la variación de $V_T = kT/q$ en la zona normal de trabajo de los transistores bipolares resulta despreciable.

La variación de la característica estática de transferencia I_C=f(V_{BE}) al variar I_S con la temperatura en la zona normal de trabajo se manifiesta como un ***desplazamiento de la curva hacia arriba*** cuando la ***temperatura aumenta***, pues se tendrán mayores valores absolutos de I_C a V_{BE} = cte, como se muestra en la Fig. 6.1 (b), manteniéndose casi paralela a si misma, lo que permite interpretarlo como una ***disminución del valor de la tensión de barrera o umbral***.




Fig. 6.3

Teniendo en cuenta valores constructivos usuales, puede admitirse que el valor de la corriente de colector I_C se duplica aproximadamente cada 8 ºC de aumento de temperatura, considerando valores de ΔI_C a V_{BE} = cte. en los alrededores de la temperatura ambiente normal, lo que equivale a un ***corrimiento negativo*** en el valor de V_{BE} ***a*** I_C ***= cte***. de ΔV_{BE} ***= - 2 mV por cada grado centígrado de aumento de temperatura***. La Fig. 6.3 (a) muestra el dibujo de dos características estáticas de transferencia I_C=f(V_{BE}) con la temperatura como parámetro, para 27 ºC y 35 ºC, donde se ve claramente que I_{CQ} se duplica a V_{BE} = cte. y ΔV_{BE} = - 16 mV a I_C = cte (no confundir con la variación de V_{BE} necesaria para que el valor de I_C se duplique a temperatura constante - ΔV_{BE} = - 17 mV-).

En el caso de los ***transistores de efecto de campo de juntura***, un ***aumento de la temperatura*** provocará una ***disminución de*** I_{DSS} (al disminuir la movilidad) y ***un aumento en valor absoluto de*** V_P (al aumentar los minoritarios por generación térmica, disminuye el ancho de la zona desierta, y se debe aumentar en valor absoluto la tensión V_{GS} necesaria para estrangular el canal).

Para los ***transistores de efecto de campo de compuerta aislada (MOSFET***), un ***aumento de la temperatura*** provocará la ***disminución de V_T*** (al aumentar la generación, aumentará la concentración de portadores minoritarios con lo que resultará necesaria una menor tensión V_{GS} para formar el canal) y ***disminuirá el k*** (al disminuir la movilidad). En todos los FET, ***existirá un punto de variación nula de I_{DQ}***, tal como se muestra en las Fig. 6.3 (b) y 6.3 (c).

6.3.- Análisis general de las diferentes variantes posibles para polarizar y estabilizar los distintos dispositivos amplificadores

En la Fig. 8.4 se muestran, sobre el plano de las características de transferencia I - V de cada tipo de dispositivo activo, las distintas rectas de polarización posibles para un transistor y su incidencia en la estabilización del punto de reposo, teniendo en cuenta la ***dispersión extrema de alguno de sus parámetros*** (máxima dispersión que prevén las hojas de características brindadas por el fabricante para dispositivos discretos). Se admite para simplificar el ***primer análisis*** que se mantiene la ***temperatura constante***. ***Para realizar el análisis de la estabilidad***, ***se consideró el mismo punto Q para el ejemplar de transistor que se tomó como referencia*** (ubicado en una de sus características extremas), haciendo pasar por allí, todas las posibles rectas de polarización. Partiendo de esa condición, ***se analiza dónde cortan dichas rectas a la otra característica extrema*** correspondiente a ***un ejemplar de transistor del mismo código*** – en el caso de transistores discretos - o de acuerdo a la tecnología utilizada para construir un determinado circuito integrado.

Las rectas de polarización trazadas para los cuatro tipos de dispositivo que se muestran en la Fig. 6.4 corresponden, para simplificar este análisis conjunto, a circuitos donde ***se utiliza una única fuente de alimentación de la malla de salida de signo positivo respecto a común*** (suponiendo transistores NPN o canales N).

Se admite que el emisor (source) va conectado a común, ya sea directamente o a través de una resistencia R_E (R_S) y que la fuente de polarización de la malla de control, cuando corresponda, se ubica en general entre el electrodo de base (gate) en serie con R_B (R_G) y el terminal de emisor (source) directamente, o en el otro extremo de la resistencia R_E (R_S), cuando corresponda, de modo que su signo resulte fácil de interpretar, a la vez de corresponderse con la abscisa al origen de las rectas de polarización trazadas.

En este caso particular, en que hay una única fuente de alimentación en la malla de salida y con signo tal que debe conectarse al colector o drenaje directamente o a través de las resistencias de polarización R_C o R_D, la fuente de polarización de la malla de control, también queda referida a común.

Para facilitar la identificación se usarán en resistores y fuentes de continua un número de subíndice tal como la rectas de la Fig. 6.4.

Se han utilizado los mismos números de las rectas de polarización para el JFET y los MOSFET de canal inducido y preformado, de modo de resaltar la similitud de los circuitos de polarización de un JFET y un MOSFET de canal preformado trabajando con el punto *Q* en la zona de empobrecimiento del canal, y la similitud de un MOSFET de canal inducido y de uno preformado trabajando con el punto *Q* en la zona de enriquecimiento del canal.

En la Fig. 6.4 se han trazado las características de transferencia extremas que se supone corresponden a los valores máximos y mínimos que pueden adoptar los parámetros de algunos de los transistores de un determinado código. Nos referiremos normalmente a valores absolutos para indicar los valores extremos de los parámetros cuya dispersión se tiene en cuenta de modo de evitar confusiones.




Fig. 6.4

En los JFET, I_{DSS} y V_P dependen simultáneamente en una relación potencial del espesor del canal totalmente abierto, por lo que sus valores absolutos varían en el mismo sentido: ambos aumentan o disminuyen simultáneamente al cambiar el ejemplar de transistor, tal como se indican las posibles características extremas en la Fig. 6.4.

En los MOSFET, no resulta tan simple poder distinguir la forma en que varían por dispersión los dos parámetros fundamentales involucrados, k y V_T. Sin embargo, lo más probable es que mientras V_T disminuye en valor absoluto en un MOS canal inducido o aumenta su valor absoluto en un transistor de canal preformado, el valor de k aumenta en valor absoluto. Aceptando esta suposición, por ejemplo, para un MOSFET canal N inducido, mientras V_T disminuye su valor, la pendiente de la curva cuadrática aumenta al aumentar el coeficiente k.

Para el transistor bipolar, un incremento de β_F se manifestará empinándose más la recta de polarización.

6.4.- Componentes circuitales que permiten obtener las distintas rectas de polarización

JFET:

1) Polarización mediante una fuente $V_{GG1} = V_{GSQ}$ – *polarización fija* - entre gate y común, directa o a través de una resistencia R_G.

2) ***Polarización con resistencia en source***, R_{S2}, conectada entre el electrodo de source del transistor y común - que provee una realimentación por source para la continua de polarización - y el gate conectado a común directamente o a través de una resistencia de gate, R_G. La traza de la recta de polarización $I_D = f(V_{GS})$, obtenida a partir de la circulación por la malla que contiene a la rama de control será, en este caso, una recta que pasa por el origen, de pendiente $-1/R_{S2}$.

3) *Polarización con resistencia de source R_{S3} y una tensión $V_{GG3}>0$* con su terminal positivo conectado al gate directamente o a través de una resistencia de gate, R_G, y con el negativo conectado directamente a común. La traza de la recta de polarización será, en este caso, una recta que tendrá como abscisa al origen $V_{GS} = + V_{GG3}$, pendiente $-1/R_{S3}$ y ordenada al origen V_{GG3}/R_{S3}. Del gráfico se desprende que al pasar las rectas (2) y (3) por el mismo punto Q del transistor con la misma característica extrema, la recta (3) tendrá menor pendiente que la (2), para lo cual deberá ser $R_{S3} > R_{S2}$. Cómo la tensión de alimentación de la malla de drain, V_{DD}, se debe repartir entre la resistencia de drain, la rama drain–source, V_{DSQ}, y la resistencia polarizadora de realimentación, R_{S3}, para que el transistor quede polarizado en su zona analógico-lineal, resulta claro que siempre deberá ser $V_{GG3} < V_{DD}$. Además, dado que V_{GSQ3} es negativo para el JFET canal N, ***V_{GG3} será menor que la tensión $I_{DQ}*R_S$.***

4) ***Polarización mediante una fuente de corriente de valor $I_{04} = I_{DQ}$ en source*** conectada entre source y común con el sentido de I_{SQ} saliente por source y el gate conectado a una fuente de tensión positiva con respecto a común, V_{GG4}, que permita que el generador real de corriente posea su transistor de salida trabajando en modo activo y pueda asegurarse al

mismo tiempo el valor de V_{GSQ4} necesario para obtener el I_{DQ} adoptado. Dado que el signo de V_{GSQ4} es negativo para el JFET canal N, ***V_{GG4} será menor que la tensión prevista entre terminales de la fuente de corriente***. Por las mismas razones expuestas en el caso de la recta (3), también deberá cumplirse que sea $V_{GG4} < V_{DD}$ (la fuente de corriente deberá tener entre sus terminales una tensión continua de las mismas características que la que cae sobre R_{S3}).

MOSFET canal inducido:

5) Polarización *fija* mediante una fuente $V_{GG5} = V_{GSQ} > V_T$.

6) *Polarización con tensión de gate, V_{GG6} y resistencia de source R_{S6}*. De acuerdo a la convención adoptada sobre el modo de conectar las resistencias y fuentes de polarización, la recta de polarización en este caso, tendrá como abscisa al origen $V_{GS} = +V_{GG6}$, pendiente $-1/R_{S6}$ y ordenada al origen V_{GG6} / R_{S6}. Por las razones indicadas para la recta (3) en el JFET, en este caso también deberá ser $V_{GG6} < V_{DD}$.

7) *Polarización mediante una fuente de corriente de valor $I_{07} = I_{DQ}$ en source,* de manera análoga a la indicada para el caso (4) del JFET. Puede desprenderse fácilmente que la diferencia con aquel estará en el valor de V_{GG7}, que en este caso deberá proveer una tensión positiva V_{GSQ7} que se sumará aritméticamente a la tensión entre terminales de la fuente de corriente. De acuerdo con las razones indicadas en el caso (4) del JFET, también deberá cumplirse que sea $V_{GG7} < V_{DD}$.

MOSFET canal preformado:

1) Polarización *fija* mediante una fuente $-V_T < V_{GG1} = V_{GSQ}^- < 0$, con el punto Q en la zona de trabajo por empobrecimiento -.

2) *Polarización con resistencia en source, R_{S2}*, y el gate conectado a común, directo o a través de una resistencia de gate.

3) *Polarización con resistencia de source R_{S3} y una tensión $V_{GG3}>0$ en gate*, que posean las mismas particularidades que la recta (3) trazada para el JFET.

4) *Polarización mediante una fuente de corriente de valor $I_{04} = I_{DQ}$ en source*.

5) Polarización mediante una fuente $V_{GG5}=V_{GSQ}^+ >0$ *–polarización fija con el punto Q en la zona de trabajo por enriquecimiento* -.

6) *Polarización con tensión de gate, V_{GG6} y resistencia de source, R_{S6},* con las mismas especificaciones que en el MOSFET canal inducido.

7) *Polarización mediante una fuente de corriente de valor $I_{07} = I_{DQ}$ en source* y las mismas consideraciones que en el MOSFET canal inducido.

TBJ:

8) Polarización *fija* mediante una fuente $V_{BB8} = V_{BEQ}$.

9) ***Polarización mediante una fuente de corriente en la base, de valor $I_{O9} = I_{BQ}^*$***, utilizando un ejemplar de transistor de valor $\beta_F = \beta_{Fmín}$ – polarización con corriente de base fija, circuito conocido como polarización fija -.

10) Polarización mediante una fuente de corriente en la base, del mismo valor que en la recta horizontal (9) $I_{O10} = I_{O9} = I_{BQ}^*$, pero utilizando un ejemplar de transistor del mismo código que el anterior con el valor $\beta_F = \beta_{Fmáx}$ especificado en sus hojas de datos. Se desprende por observación de la figura, que las rectas horizontales (9) y (10) corresponden a un mismo circuito polarizado con corriente en la base constante, si se reemplaza un transistor de la familia utilizada de $\beta_{Fmín}$ por otro de $\beta_{Fmáx}$.

11) *Polarización con una fuente de tensión de base de valor V_{BB11} en serie con una resistencia de base de valor R_{B11}*. El terminal positivo de la fuente se aplicará al electrodo de base a través de la resistencia R_{B11}, en tanto que el negativo irá directamente a común. Si se utiliza un ejemplar de transistor de valor $\beta_F = \beta_{Fmín}$, la abscisa al origen corresponderá a $V_{BE} = V_{BB11}$, la pendiente será $-\beta_{Fmín} / R_{B11}$ y la ordenada al origen, $\beta_{Fmín}.V_{BB11}/ R_{B11}$. Dado que de la circulación por la malla que contiene a la rama de control es $I_{BQ}=I_{BQ}^*=(V_{BB11}-V_{BE})/R_{B11}$, resulta que si puede admitirse $V_{BE} \ll V_{BB11}$, la corriente I_{BQ} resulta constante – independiente del valor de β_F -, por lo que equivale al caso de la recta (10).

12) Resulta el mismo caso que la recta de polarización (11), con los mismos valores de V_{BB} y R_B, pero si se reemplaza el transistor de $\beta_{Fmín}$ por otro de la misma familia que posea un β_F del otro valor extremo - $\beta_{Fmáx}$ -, por lo que son válidas las mismas observaciones realizadas al comparar las rectas (9) y (10). También en este caso, al reemplazar un ejemplar de transistor de $\beta_F = \beta_{Fmín}$ por otro de $\beta_{Fmáx}$, se tendrá el mismo valor de ΔI_{CQ}, al haber fijado el mismo valor de I_{CQ} para el $\beta_{Fmín}$ en los dos casos (9) y (11).

13) *Polarización del TBJ mediante una fuente de tensión de base de valor $V_{BB13} = V_{BB11}$ en serie con una resistencia de base de valor R_{B13}* conectadas de la misma forma que en el caso (11), pero *agregando una resistencia de realimentación por emisor para la continua de polarización, de valor R_{E13}*, conectada entre el terminal de emisor y común. Los valores de estos resistores serán tales que, para el ejemplar de $\beta_{Fmín}$ del TBJ utilizado, *se tenga la misma recta de polarización que en el caso (11)*. Para ello se establece que el valor de $[(R_{B13} /\beta_{Fmín}) + R_{E13}]$ sea el mismo que el de $R_{B11}/\beta_{Fmín}$ correspondiente a la recta (11) y resultará que también el valor de $I_{CQ} = I_{CQmín}$ será el mismo para los dos casos. Sin embargo, la recta (11) tendrá ahora como pendiente $-1/[(R_{B13}/\beta_{Fmín}) +$

R_{E13}], su abscisa al origen será V_{BE}=V_{BB13}=V_{BB11} y su ordenada al origen (V_{BB11} - V_{BE})/ [(R_{B13}/$\beta_{Fmín}$) + R_{E13}]. La recta de polarización (13) surgirá manteniendo los mismos valores indicados para las rectas (11) y (12), pero con la resistencia R_{E13} conectada y un valor de $R_{B13} < R_{B11}$ para que se tenga el mismo $I_{CQmín}$. Al variar el ejemplar del transistor utilizado, de modo de tener uno con el otro valor extremo de β_F - $\beta_{Fmáx}$ - , al circular por la malla de entrada se tendrá una función cuya gráfica será la recta (13), que al ser V_{BB13} = V_{BB11}, tendrán la misma abscisa al origen que las rectas (12) y (13) pero mayor ordenada al origen que la recta (11) y menor que la (12), pues la resistencia fija en el emisor del transistor - R_{E13} - *"apantallará"* la variación de β_F desde su valor extremo mínimo a su valor máximo y por lo tanto se tendrá una menor variación en la pendiente de la recta.

14) *Polarización mediante una fuente de corriente de valor* $I_{014} = I_{CQ}$ *en emisor*, conectada entre emisor y común con el sentido de I_{EQ} saliente por emisor, y la base conectada a una fuente de tensión positiva con respecto a común, V_{BB14}, a través de una resistencia, R_{B14}, que permita que el generador real de corriente posea su transistor de salida trabajando en modo activo y pueda asegurarse al mismo tiempo el valor de V_{BE} necesario. Dado que se ha supuesto que el punto de trabajo Q, adoptado para el ejemplar de TBJ con $\beta_{Fmín}$, es el de referencia para todos los posibles circuitos de polarización -asociado cada uno de ellos a una recta de polarización que surge de la circulación correspondiente por la malla de entrada-, esta recta, (14), coincidirá con la (9). Sin embargo, en este caso, al variar β_F la recta no se modificará, es decir la recta de polarización identificada como (14) ≡ (9) corresponderá tanto al $\beta_{Fmín}$ como al $\beta_{Fmáx}$.

6.5.- Estabilidad alcanzada mediante las distintas formas de polarización

Observando la Fig. 6.4, para el caso del JFET, queda claro que mediante la recta (1) – polarización fija – se tiene la máxima variación de la corriente de reposo al pasar del ejemplar de transistor de mínimos valores absolutos de V_P e I_{DSS} a otro ejemplar con valores máximos. Dicha variación se reduce al agregar una resistencia de source con el gate a común – directamente o a través de una resistencia de gate - (2) y más aún al agregar una *variable de ajuste extra* con la fuente V_{GG3} > 0 (3). Obviamente cualquier recta de polarización con una abscisa al origen negativa entre *0* y V_{GSQ} logrará una estabilidad mayor que en polarización fija, pero en casos prácticos, no tendría sentido agregar esta fuente negativa cuando polarizando tal como lo indica la recta (2) – sin agregado de fuentes - se obtiene una estabilidad mayor.

En el MOSFET de canal inducido, la recta (5) –polarización fija- es la que muestra la mayor variación de corriente de reposo, atenuándose al agregarse la resistencia de source junto con la fuente $0 < V_{GG6} < V_{DD}$, siendo esta última una condición necesaria para evitar que el FET no se encuentre fuera de la zona de modo de trabajo analógico.

En el MOSFET de canal preformado se alcanzan conclusiones similares a los transistores anteriores, de acuerdo a la zona de trabajo en que se encuentre (empobrecimiento o enriquecimiento).

En el caso del TBJ, tanto mediante la recta (8) – polarización a tensión base-emisor constante -, como mediante las rectas (9)-(10) y (11)-(12) que son equivalentes a los efectos de la variación de β_F - polarización mediante una fuente de corriente de base constante, conocida como polarización fija en transistores bipolares - no existirá ningún tipo de estabilización y la *variación de I_{CQ}, será la misma para cualquiera de las tres formas de polarizar indicadas* al trazar estas rectas. En el caso de la recta (8), dada la relación exponencial entre la corriente de salida y la tensión de entrada, resulta muy dificultoso fijar en la práctica una tensión base-emisor con una sensibilidad menor al mV –.

Evidentemente, la solución resulta de agregar una resistencia en emisor – realimentación por emisor –rectas (9)-(13) o polarizar de forma tal que entre en juego en la obtención de I_{CQ} la corriente de colector – realimentación por colector -. Dado que debe incluirse en el análisis la corriente de base, será necesario atenuar la influencia de la variación de β_F reduciendo el valor de R_B frente a R_E (o R_C, según la forma de realimentar). Si R_B se encuentra conectada entre V_{CC} y base, la reducción de R_B provocará un desplazamiento del punto de reposo hacia la zona de saturación y en el caso de que la señal se aplique entre base y emisor (común para la señal), una reducción importante de la resistencia de entrada. Tampoco convendría aumentar mucho R_E, ya que la caída de tensión de reposo en R_E no es útil y, si se mantuviese la misma I_{CQ}, tendería a saturación al aumentar la caída sobre R_E y reducirse V_{CEQ}.

Resulta conveniente entonces tener *otra variable extra* para poder *fijar uno de los puntos de polarización extremos y* al mismo tiempo establecer cuantitativamente *la estabilidad del punto de reposo* requerida -$\Delta I_{CQ}/I_{CQmín}$-. Esta variable es una fuente V_{BB} de polarización de base *distinta* de V_{CC}. Esta fuente puede obtenerse fácilmente mediante un divisor resistivo de base, como se ve en la Fig. 6.5, donde el equivalente Thévenin del divisor, *a los efectos de la base,* será la V_{BB} y R_B indicadas. Cabe aclarar que el conectar R_B entre la base y V_{CC} no es prohibitivo y puede resultar aceptable de acuerdo con los requerimientos de estabilidad deseados. De igual forma puede obtenerse el V_{GG} en un FET.

Observando las rectas (4), (7) y (14) de la Fig. 6.4, Evidentemente para lograr una estabilidad infinita ($\Delta I_{CQ} = 0$) habría que polarizar mediante una *fuente de corriente ideal* desde emisor o source a común.

Si se quiere mantener I_{CQ} = cte., realimentando por emisor, al disminuir I_{CQ} (por ejemplo por reemplazo del transistor por otro de la misma familia con β_F menor), debería aumentar R_E. Esto implicaría contar con un dispositivo que presentara una R_E equivalente para la continua de polarización que fuese variable ante los extremos de cambio de

I_{CQ}, de modo tal de mantenerla constante, a costa de aumentar la caída de tensión V_E– Fig. 6.6 (a)




Fig. 6.5

Una característica $I_C - V_E$ como la indicada, se asemeja a la de salida de un TBJ ideal a $V_{BE} = cte$. Para $V_{CE} > 0,7V$ – Fig. 6.6(b)




Fig. 6.6

Hasta aquí se ha admitido un transistor ideal que se comportaría como una fuente de corriente ideal para continua, mientras se encuentre en la zona de funcionamiento analógico lineal, al haber despreciado el efecto Early. Si se considera la característica real de salida a $V_{BE} = cte$ - que posee una pendiente $\Delta I_C/\Delta V_{CE}|_{VBE=cte} = 1/r_o$ -, el transistor se comportaría como una *fuente de corriente real* de resistencia de Norton equivalente r_o – Fig. 6.6 (c) - Es decir que a los efectos de los incrementos de corriente continua de polarización, el transistor presentaría una resistencia r_o (de realimentación, equivalente a la R_E) conectada a común. Obviamente, el mismo análisis puede realizarse para los FET.

Si se requiere polarizar un transistor capaz de amplificar señales de continua, de nivel suficientemente bajo como para poder admitir funcionamiento lineal (una señal de excitación en forma de escalón, aplicada a partir del valor de tensión o corriente de polarización de entrada), se deberá tener en cuenta que en este caso – *amplificadores de continua* -, los efectos de la realimentación por source o emisor. El efecto de la realimentación deberá ser muy distinto ***para los incrementos de la continua de polarización no deseados***, que justamente se

pretenden eliminar con la polarización estabilizada, y ***para los incrementos de señal útil de continua***, que es la que se desea amplificar.

El corrimiento térmico de V_{BE} posee una influencia de mucha gravitación en amplificadores de continua, lo que la hace crítica en circuitos integrados analógicos, aunque de escaso peso en circuitos con acoplamiento capacitivo discretos o en integrados de muy baja amplificación y/o número de etapas.




Fig. 6.7

Por ejemplo, para el amplificador de continua de la Fig. 6.7, el estudio de su comportamiento puede realizarse, al igual que en amplificadores de frecuencias medias, mediante la determinación de las condiciones de reposo, agregándole a estos valores los incrementos de señal, sean de continua o alternos, (obtenidos a partir del modelo incremental) para obtener los valores totales de tensiones y corrientes.

La aplicación del modelo incremental de bajas frecuencias resulta válido, dado que *la variación* del punto de reposo o un incremento de señal continua como entrada, resultan variaciones de tensión continua en régimen estacionario, aplicables con cierta aproximación, al modelo lineal del amplificador en ausencia de efectos reactivos. Tener en cuenta que, al aplicar el modelo incremental, para los incrementos de la continua de polarización, el error cometido será muy superior que el que se tiene al aplicarlo para la señal de bajo nivel, ya que normalmente las variaciones de continua espurias o no deseadas serán mucho mayores y la validez de aplicar un modelo lineal se aproximará mucho menos a los valores reales obtenidos por medición. Se da por supuesto que para aplicar el modelo incremental para variaciones de continua, se consideran extinguidos los transitorios debidos a las capacitancias parásitas del dispositivo activo y del circuito y se admite que no existen capacitores en serie con el camino útil de la señal.

En la Fig. 6.8 se observa el efecto de un incremento $\Delta v_I = v_i = +20mV.u(t)$ como un desplazamiento de la recta de polarización por variación de su abscisa al origen. Puede observarse que, a temperatura constante (de 27°C, por ejemplo) dado que la característica de transferencia es una función exponencial, el incremento de la tensión base-emisor $\Delta v_{BE}|_{vi}$ debido a la aplicación de v_i resulta mucho menor que esta, cayendo la mayor parte sobre R_E. Por lo tanto $\Delta i_C \cong v_i / R_E$.




Fig. 6.8

Asimismo, si se produce una variación en la temperatura, aplicando el modelo incremental, puede determinarse el corrimiento en los valores de reposo. Por ejemplo, si $v_i = 0$, se pueden obtener los nuevos valores extremos de I_{CQ}, V_{CQ} y el ΔV_{OQ}, si la temperatura ambiente varía de 27ºC a 37ºC (10ºC de incremento) - un $\Delta V_{BE}|_{IC\ =\ cte} = -\ 20\ mV$ -.

El corrimiento del punto de reposo si la temperatura aumenta 10ºC puede interpretarse como un desplazamiento de la característica de transferencia.

Si se admite que $\Delta V_{BE}/\Delta T\ |_{Ic=cte.} = -2mV/ºC$ y que $V_{BEQ} = 0,7\ V$ a 27ºC, los desplazamientos relativos de las rectas y las exponenciales serían iguales y el incremento ΔI_{CQ} correspondiente al punto de polarización será idéntico al Δi_C debido a la señal.

Es importante remarcar que el valor de $\Delta v_{BE} = v_{be}$ producido por la señal v_i es muy inferior al ΔV_{BE} térmico a $I_C = cte.$ y que en ambos casos la suma de la ΔV_{BEQ} y ΔV_{RE} en polarización y Δv_{BE} y Δv_{RE} en señal, en valor absoluto, suman 20mV.

El corrimiento del punto de reposo por efectos de la variación térmica en un amplificador que puede amplificar también incrementos de continua, se manifiesta directamente como un incremento de continua a la salida dado que no hay en el circuito capacitores de acople ni desacople, *no distinguiéndose la posible variación de continua de la salida, debida a variaciones no deseadas de los parámetros del circuito que inciden sobre la continua de polarización, respecto de la de a una señal útil de continua*.

La única alternativa para solucionar los problemas planteados de modo de poder construir amplificadores de pequeños incrementos de tensión continua sin que se vean afectados por la variación térmica de V_{BE}, consiste en lograr que *la amplificación de tensión para la señal útil* v_i *sea mucho mayor* que la relación $\Delta V_{OQ}/\Delta V_{BEQ}$ para las variaciones de la tensión de barrera V_{BE} con la temperatura.

Para señales alternas puede lograrse dentro de ciertos límites, ya que basta desacoplar R_E totalmente o en parte. *No se puede eliminar la realimentación para señal continua debida a R_E mediante un capacitor*, como sí puede hacerse en amplificadores de frecuencias medias, ya que se está trabajando con señales que son incrementos de continua. Se deberá utilizar entonces un elemento no lineal conectado entre emisor y común que se comporte del siguiente modo:

Ante variaciones de temperatura, la corriente a través de este elemento no lineal deberá modificarse del mismo modo que lo hace la corriente de colector del transistor. Es decir que la variación de la tensión de emisor del transistor sin dicho elemento no lineal en el circuito no se verá modificada al conectarlo. Se podría decir que ante variaciones térmicas, el amplificador "no ve" al elemento no lineal, o sea, éste presenta al amplificador una resistencia muy elevada.

Al aplicarse una señal útil en la entrada del amplificador, el elemento no lineal presentará a éste una resistencia muy baja. Es decir que la variación de la tensión de emisor del transistor sin este elemento no lineal en el circuito, se modificará en forma apreciable al conectarlo.




Fig. 6.9

Este elemento no lineal, que debe comportarse con variaciones de corriente idénticas a las del transistor resultará ser un diodo, como se ve en la figura 8.9. Este diodo, acoplado al emisor del transistor, deberá ser, en teoría, de características exactamente iguales a la juntura emisor-base ($I_{SD} = I_{STr}$). Se polariza al transistor y al diodo mediante una fuente V_{EE} y un resistor R_E relativamente altos, de modo de minimizar la variación relativa $\Delta I_{CQ} / I_{CQ}$ por efectos térmicos sobre V_{BE}. Para la señal útil v_i, el circuito presentará una resistencia equivalente de emisor resultante del paralelo entre R_E y la resistencia dinámica del diodo, r_d, que normalmente será mucho menor que R_E y por ende la amplificación de tensión para la señal v_o / v_i será muy superior a la que se obtendría en ausencia del diodo. Es decir que, la amplificación de tensión para la señal útil v_i, $\Delta v_O / \Delta v_i$, resulta mucho mayor que la relación $\Delta V_{OQ} / \Delta V_{BEQ}$ para las variaciones de la tensión de barrera V_{BE} con la temperatura.

CAPÍTULO VII

Nociones de realimentación para señal

Análisis para el rango de frecuencias medias

7.1. Realimentación negativa

Como se analizó al describir las distintas formas de estabilizar el punto de reposo, se utiliza para ello una técnica general denominada realimentación negativa. La realimentación negativa puede usarse tanto en continua para estabilizar el punto de reposo Q, como en alterna para lograr mejoras de los parámetros característicos del amplificador real en señal, según la necesidad, haciéndolo tender en su funcionamiento a alguno de los amplificadores ideales ya estudiados.

Habiendo hecho ya el estudio de la estabilización en continua, analizaremos en forma general el comportamiento del amplificador realimentado para la señal. Consideremos un *amplificador básico* cuya amplificación de tensión es A_o, que *introduce una deformación en la forma de onda de la tensión de salida* respecto a la forma de variación en el tiempo de la tensión de excitación (distorsión por alinealidad) y que presenta efectos reactivos despreciables para las frecuencias de trabajo.

Lo realimentamos para la alterna, introduciendo un bloque circuital "β", construido con elementos que en general son pasivos (en algunos casos también puede haber dispositivos activos), tal que tenga como entrada un parámetro eléctrico de la salida del amplificador, que en este caso es la tensión v_o (la red "β" muestrea la señal de tensión de salida) y entregue a la entrada otro parámetro eléctrico, que en este caso también es una tensión v_f (suma de tensión con la señal de tensión del generador de excitación de la entrada v_1).

La Fig. 7.1 muestra este circuito amplificador realimentado, donde la red de realimentación "β" toma una muestra de la tensión de salida v_o y suma una tensión de realimentación v_f a la tensión de excitación v_1, para obtener así la tensión de entrada al amplificador básico sin realimentar, v_i [(1)].

Definimos:

$A_o = v_o / v_i$: amplificación de tensión de la *trayectoria directa*, del amplificador básico o *de lazo abierto.*

$\beta = v_f / v_o$: factor de realimentación o transferencia de tensión de la red de realimentación.

(1) Debe notarse que en general se podrá definir A_o como cualquiera de las cuatro transferencias posibles entre las cuatro variables terminales: tensión, corriente, transconductancia o transresistencia. Análogamente el factor "β" podrá definirse de cuatro maneras distintas según sea la variable de salida del amplificador que se muestree y excite la entrada de la red "β", y la variable que entregue la salida de "β" para sumar a la entrada del amplificador con la señal del generador de excitación. Dicho generador podrá asimilarse a un generador ideal de tensión como en la Fig. 7.1, o de corriente.




Fig. 7.1

A= v_o / v_1: amplificación de tensión del amplificador realimentado o a *lazo cerrado.*

Supondremos en este caso particular, que el amplificador básico no desfasa tensión (de acuerdo con los sentidos de referencia adoptados) y que la deformación que introduce el amplificador A_o es como la indicada en la Fig. 7.2.




Fig. 7.2

A los efectos de simplificar el análisis, se admite que el bloque realimentador "β" posee una impedancia de entrada tal que *"no carga" al amplificador básico*, al ser conectado a la salida de éste para formar el lazo de realimentación, es decir, *no toma potencia de* A_o. Esto significa que, en la Fig. 7.1, el bloque realimentador presentará una impedancia de entrada infinita, por lo que el amplificador A_o "verá" la misma carga R_L con o sin el bloque "β" conectado. Análogamente la salida de la red "β" conectada a la entrada del amplificador en serie con el generador de excitación v_1, tendrá una impedancia de salida nula, de modo de no agregar una caída de tensión adicional a la entrada que afectaría el valor de la tensión realimentada v_f, en el caso de existir corriente por la malla de entrada [(2)].

[(2)] Este análisis simplificado resulta siempre válido. En el caso de no ser ni infinitas ni cero las impedancias de entrada y salida del realimentador (según corresponda, de acuerdo a que variable se muestrea a la salida y se suma a la entrada del amplificador), se transformará el bloque β en ideal, considerando su impedancia de entrada como parte de la carga del amplificador A_o, en serie o paralelo con R_L (que coincide con la carga del amplificador realimentado A), y la de salida del bloque β en serie o paralelo con el generador de excitación.

Si partimos de una señal de excitación senoidal: $v_i = \hat{V}_i \operatorname{sen}(\omega t)$ y, despreciando los efectos reactivos, suponemos que todas las tensiones están en el semiciclo positivo simultáneamente, de acuerdo con los sentidos de referencia de la Fig. 7.1:[3]

$$v_i = v_1 - v_f \qquad (7.1)$$

Es decir:

$$v_1 = v_i + v_f > v_i \qquad (7.2)$$

Y por lo tanto:

$$A < A_o \qquad (7.3)$$

Si admitimos que "β" es una red circuital pasiva y que en este caso particular es resistiva pura, se puede admitir que v_f es estrictamente proporcional a v_o y de igual fase.

$$v_f = \beta\, v_o \qquad (7.4)$$

La señal v_i senoidal produce a la salida una onda v_o (S.R.) "casi" senoidal, con la deformación que introduce A_o, mostrada en la Fig. 7.2.

Si superponemos las distintas señales de tensiones: v_1, v_i, v_f y v_o (R) del amplificador realimentado, en una misma gráfica junto a la v_o (SR), se observará lo indicado en la Fig. 7.3.




Fig. 7.3

[3] Las sumas y restas de señal serán con el signo indicado, es decir, sumas y restas aritméticas.

Como vemos, la realimentación negativa produce en v_i una deformación del mismo tipo, pero *de sentido opuesto* que la que introduce el amplificador. Esta deformación de v_i produce una deformación mucho menor de v_o a la salida del sistema a lazo cerrado, pues compensa en parte a la que provoca la de A_o.

Es decir, el efecto de la realimentación negativa es el de producir en la señal de entrada interna del amplificador una deformación del mismo tipo pero de sentido opuesto que la que introduce el amplificador, de forma de compensarla en parte.

Evidentemente, mediante este método *no se logra una solución total*, no pudiendo eliminarse por completo la deformación de v_o, pues en dicho caso se eliminaría también la de v_i, con lo cual v_o volvería a estar deformado como a lazo abierto. En otras palabras, el amplificador realimentado llega a un estado estacionario de funcionamiento con una deformación menor que la que se tendría en el amplificador sin realimentar, *pero no nula*.

Si pretendemos mejorar la respuesta de nuestro sistema, la solución es aumentar A_0 para que v_i sea lo menor posible a fin de que la deformación que se deba aplicar a v_i también sea lo menor posible. En teoría, la señal de salida tendrá deformación nula cuando $A_o \to \infty$.

$$A_o \to \infty \Rightarrow v_i \to 0 \Rightarrow v_1 \to v_f = \beta\, v_o \Rightarrow v_1 = \beta\, v_o \qquad (7.5)$$

Es decir, la señal de salida no tendría deformación. Para obtener $A = f(A_o;\beta)$:

$$v_1 = v_i + v_f = \frac{v_0}{A_0} + \beta . v_0 = v_0\left(\frac{1}{A_0} + \beta\right) = v_0 \frac{1 + A_0\beta}{A_0} \qquad (7.6)$$

Por lo tanto:

$$A = \frac{v_0}{v_1} = \frac{A_0}{1 + A_0\beta} \qquad (7.7)$$

De (7.7), vemos que la amplificación “A” disminuye en el factor $(1+ A_o\,\beta)$, pero puede demostrarse que todos los restantes parámetros del amplificador (distorsión, frecuencias de corte, impedancias de entrada y salida, etc.), “mejoran” normalmente en el factor $(1+ A_o\,\beta)$, es decir se modifican aumentando o disminuyendo (según corresponda) proporcionalmente a ese factor de modo tal de tender a comportarse como un amplificador ideal de parámetro transferencia “A”.

Si logramos $[A_o\,\beta >> 1]$, aumentando mucho A_o (siempre que la transferencia A_o y/o el factor β no disminuyan, por efecto de la frecuen-

cia – bajas o altas -, a valores tales que [$A_o\,\beta$] deje de ser mucho mayor que la unidad), vemos que la expresión de "A" será:

$$A = v_o / v_1 \cong 1/\beta \qquad (7.8)$$

Esto significa que la transferencia del amplificador realimentado se hace independiente de los elementos de la trayectoria directa, es decir, del amplificador básico a realimentar.

Al producto [$A_o\,\beta$] se lo denomina normalmente *"ganancia del lazo"* y se lo indica con la letra "T".

7.2. Realimentación positiva

La *realimentación positiva* se daría si la fase de v_f fuese la opuesta a la del caso anterior para el mismo semiciclo de la señal aplicada v_1. En este caso sería, invirtiendo el sentido de referencia de v_f en la Fig. 7.1, de modo de poder sumar aritméticamente v_1 y v_f sin tener que arrastrar signos negativos:

$$v_i = v_1 + v_f \rightarrow v_i > v_1 \Rightarrow A > A_o \qquad (7.9)$$




Fig. 7.4

Sin embargo, este sistema no serviría para minimizar la deformación que introduce el amplificador, pues v_i tendría una deformación del mismo tipo e igual sentido que la que introduce el amplificador, aumentando la deformación de la señal a la salida. En la Fig. 7.4, puede verse que la realimentación positiva produce los efectos exactamente opuestos a los que produce la realimentación negativa. Por lo tanto, la distorsión aumenta, el ancho de banda disminuye, los niveles de impedancia varían en forma opuesta y se desestabiliza la ganancia.

Hallando el módulo de A a partir de la expresión (7.7), para el caso general en que halla efectos reactivos y la realimentación pueda ser negativa o positiva (dependiendo de la frecuencia de la señal senoidal

de excitación, es decir del valor del defasaje a entre las señales de entrada y la salida del amplificador para una dada frecuencia) se tendrá:

$$|A| = \frac{|A_0|}{|1 + A_0\beta|} \qquad (7.10)$$

Realimentación negativa: $|1 + A_o\,\beta| > 1$ (7.11)

Realimentación positiva: $|1 + A_o\,\beta| < 1$ (7.12)

Puede darse el caso particular para el cual el número complejo $[1 + A_o\,\beta]$ sea:

$$1 + A_o\,\beta = 0 \qquad (7.13)$$

Es decir:

$$A_o\,\beta = -1 \qquad (7.14)$$

Supongamos que colocamos un determinado v_i de la polaridad indicada en la Fig. 7.1. Si para una frecuencia dada se cumple:

$$v_o = A_o\,v_i \Rightarrow v_f = \beta\,v_o \Rightarrow A_o\,\beta\,v_i = -\,v_i \Rightarrow v_f = -\,v_i \qquad (7.15)$$

Significa que aparecerá un v_f con la polaridad invertida e igual a v_i. Se puede "suponer" entonces que si colocamos internamente una tensión v_i senoidal de la frecuencia necesaria, aparecerá "instantáneamente" $v_f = -\,v_i$ y cortocircuitando en tiempo "cero" la fuente v_1, el sistema seguirá oscilando a la frecuencia a la cual se cumple la condición de oscilación: $[A_o\,\beta = -1]$ – Fig. 7.5 -. Es decir, si $[(1 + A_o\,\beta) \to 0]$:

$$A = \frac{A_0}{1 + A_0\beta} = \frac{v_0}{v_i} \to \infty \qquad (7.16)$$

Es decir, *si se cumple la condición de realimentación positiva en que la ganancia de lazo "*T*" resulta negativa y coincidente en valor con la unidad, puede obtenerse tensión de salida no nula con tensión de entrada nula.* Obviamente, esta tensión de salida resulta indeterminada mediante las expresiones halladas, a menos que se considere en el sistema algún elemento limitador que ayude a fijar el valor de v_o, resultando ser en general la fuente de alimentación de continua con que se polariza al amplificador o algún elemento no lineal agregado al circuito, que disminuye el valor de $|A_o|$ a medida que la tensión de salida aumenta. El primer caso es utilizado en los osciladores llamados de relajación (onda cuadrada) y el segundo en los de onda senoidal [(4)].

(4) En estos osciladores se incluye en muchos casos una red LC resonante a la frecuencia deseada que sintoniza la onda senoidal de oscilación. Esta red LC puede ser de elementos discretos o un cristal piezoeléctrico.




Fig. 7.5

Si se cumple la condición (7.12) pero |T| < 1, la realimentación positiva si bien provoca cambios opuestos a los de la realimentación negativa en los niveles de impedancia de entrada y salida y en la transferencia, no llega a obtenerse una inestabilidad tal en el funcionamiento el circuito que lo haga inutilizable (aunque sí aumente la distorsión por alinealidad y disminuya el ancho de banda) y puede aún ser usado para trabajar bajo determinadas condiciones donde estos cambios en sus parámetros puedan ser aprovechables o no alteren el funcionamiento del sistema donde esté conectado [(5)]. Ejemplo de este tipo de caso es la configuración boostrap.

7.3.- Tipos de realimentación

Como se verá en el análisis que sigue, el bloque realimentador "β" actuará sobre el generador controlado del amplificador A_o de modo tal, que tanto el generador de excitación v_1 como la carga R_L, "vean" un nuevo amplificador con *distintos valores de impedancias de entrada y salida* respecto a las que presenta A_o a lazo abierto.

Los distintos esquemas de realimentación que se analizarán a continuación, tendrán en su trayectoria directa un amplificador básico que podrá estar formado por un solo transistor, varios de ellos formando etapas en cascada o uno o varios circuitos integrados analógicos.

Para una mejor generalización, se reemplazará la denominación de R_L por R_{ca} considerando que R_{ca} representa la carga total para la señal a conectar al amplificador realimentado, incluyendo los eventuales resistores de polarización de continua, particularmente en etapas con transistores discretos.

Según qué señal de salida se muestree y qué señal se sume a la entrada, se distinguen *cuatro casos de realimentación*. Para todos ellos se cumple la expresión general de un sistema realimentado, dada por (7.7), siempre que se definan convenientemente los parámetros de las transferencias A_o y β, que ya no serán relaciones de tensiones, salvo en uno de los cuatro casos, coincidente con el de la Fig. 7.1.

[(5)] Si bien, si se cumple la condición (7.12) pero |T| > 1 el circuito sería teóricamente inestable, en los osciladores se busca ajustar la realimentación a esta condición, de modo tal de provocar la inestabilidad para que un elemento no lineal, ubicado generalmente en un lazo de realimentación negativa, ayude a estabilizar el valor de la tensión de salida, para luego volverse a provocar la inestabilidad y así sucesivamente (condición de oscilación real).

a) Muestreo de tensión, suma de tensión (de V a V); o por relación de tensiones

Definiciones de $\underline{A_o}$, β y A, en realimentación por relación de V:

$$A_0 = \frac{v_0}{v_i} \qquad \beta = \frac{v_f}{v_0} \qquad A = \frac{v_0}{v_1}$$




Fig. 7.6

b) Muestreo de tensión, suma de corriente (de V a I); o por transadmitancia (o transconductancia)

Definiciones de A_o, β y A, en realimentación por transadmitancia:

$$A_0 = \frac{v_0}{i_i} \qquad \beta = \frac{i_f}{v_0} \qquad A = \frac{v_0}{i_1}$$




Fig. 7.7

c) Muestreo de corriente, suma de tensión (de I a V); o por transimpedancia (o transresistencia)

Definiciones de A_o, β y A, en realimentación por transimpedancia:

$$A_0 = \frac{i_0}{v_i} \qquad \beta = \frac{v_f}{i_0} \qquad A = \frac{i_0}{v_1}$$




Fig. 7.8

d) Muestreo de corriente, suma de corriente (de I a I); o por relación de corrientes

Definiciones de A_o, β y A, en realimentación por relación de I:

$$A_0 = \frac{i_0}{i_i} \qquad \beta = \frac{i_f}{i_0} \qquad A = \frac{i_0}{i_1}$$




Fig. 7.9

Dada la expresión general de la realimentación (7.7), donde A, A_o y β son las correspondientes a cada tipo de realimentación, puede comprobarse que la realimentación negativa estabiliza la transferencia "A", y modifica las impedancias de entrada y salida del sistema.

Estabilizar la transferencia significa que la transferencia "A" se haga independiente del propio amplificador básico y de la carga, dependiendo únicamente de la red de realimentación.

Debe quedar claro que *sólo se asegura estabilidad en el parámetro "*A*" para el que se realimenta negativamente* (amplificación de tensión, corriente, transadmitancia o transimpedancia).

Según se sume a la entrada (corriente o tensión), varía Z_i. Según se muestree a la salida (corriente o tensión), varía Z_o. Es decir, la realimentación negativa en alterna, asimila al amplificador dado a uno de los amplificadores ideales vistos, variando los niveles de impedancia de entrada y salida.

En la práctica los amplificadores realimentados reales, tienden a uno de los cuatro tipos de amplificadores ideales, según sea la señal que se muestree a la salida y se sume a la entrada. El amplificador realimentado real se acercará tanto mas al ideal, cuanto mayor sea la ganancia del lazo "T".

7.4. – Efecto de la realimentación sobre las impedancias de entrada y salida

Se supondrá para facilitar el análisis que sigue que no existen efectos reactivos, con lo que podremos analizar variaciones de resistencias de entrada y salida, ya que resulta muy simple generalizar las conclusiones para los casos en que deban ser tenidos en cuenta.

Efecto sobre R_i

- Suma de tensión – Fig. 7.10 -:




Fig. 7.10

Siendo para realimentación negativa $v_i < v_1 = v_{1p}$

(se indica de esta forma para que quede claro que se está colocando un generador de tensión de prueba v_{1p} a la entrada para calcular R_i).

$$v_i = v_1 - v_f$$

$$R_{iSR} = \frac{v_i}{i_i} < \frac{v_1}{i_i} = R_{iR}$$

Operando del mismo modo que para hallar A = f(A_o; β), se obtiene:

$$R_{iR} = R_{iSR}\,(1 + A_o\,\beta) \qquad (7.17)$$

- Suma de corriente – Fig. 7.11 -:

Siendo para realimentación negativa $i_i < i_1 = i_{1p}$:




Fig. 7.11

$$i_i = i_1 - i_f$$

$$R_{iSR} = \frac{v_i}{i_i} > \frac{v_i}{i_1} = R_{iR}$$

Operando como en (7.17):

$$R_{iR} = R_{iSR}\,/(1 + A_o\,\beta) \qquad (7.18)$$

Efecto sobre R_o

- Muestreo de tensión – Fig. 7.12 y Fig. 7.13-:




Fig. 7.12

Para realizar el análisis, se supondrá que se parte de un amplificador básico A_o, inversor de tensión. Según los sentidos de referencia adoptados, con v_1 senoidal, al estar v_1 en su semiciclo positivo, v_o deberá estar en su semiciclo negativo y siendo la realimentación negativa, v_f estará en su semiciclo positivo, lo mismo que v_i.

Si se coloca un generador de tensión de prueba v_{op} a la salida, reemplazando a R_{ca} – Fig. 7.13 –, y se cortocircuita la entrada del amplificador básico A_o ($v_i = 0$) se obtendrá un valor de i_{op} sin realimentar, i_{opSR}. La resistencia de salida del amplificador básico (sin realimentar) será:

$$R_{oSR} = v_{op} / i_{opSR}$$

Al realimentar, cortocircuitando la entrada del amplificador realimentado ($v_1 = 0$), si v_{op} está en su semiciclo positivo, v_f estará en su semiciclo negativo, provocando una tensión de entrada al amplificador básico, v_i, que estará en su semiciclo positivo. El generador controlado del modelo de señal del amplificador básico se encenderá, produciendo un semiciclo de corriente de salida alterna entrante al amplificador, de acuerdo al análisis realizado en el circuito de la Fig. 7.12.




Fig. 7.13

$$R_{oSR} = \frac{v_{op}}{i_{opSR}} > \frac{v_{op}}{i_{opR}} = R_{oR}$$

$$i_{opR} > i_{opSR}$$

La corriente de salida entrante al amplificador básico que “toma” el generador controlado, hará que la amplitud de la corriente de prueba de salida, que entrega el generador de prueba v_{op}, aumente a un valor

i_{opR} que estará en su semiciclo positivo y será en todo instante mayor que i_{opSR}, que se tenía sin realimentar.

Operando del mismo modo que para hallar A = f(A_o; β):

$$R_{oR} = R_{oSR} / (1 + A_o \beta) \qquad (7.19)$$

- <u>Muestreo de corriente – Fig. 7.8 y Fig. 7.14 -:</u>




Fig. 7.14a

Si en el circuito de la Fig. 7.8, dibuja-do nuevamente en la Fig. 7.14a, se supone el amplificador básico A_o, definido como:

$$A_o = i_o / v_i$$

y se admite que es no inversor de la fase de la corriente de salida i_o respecto a la fase de la tensión de entrada v_i, cuando v_1 está en su semiciclo positivo, también lo estarán i_i, i_o y v_f, de modo que la realimentación sea negativa.




Fig. 7.14b

Si se coloca un generador de tensión de prueba v_{op} a la salida y se cortocircuita la entrada del amplificador básico A_o ($v_i = 0$), se obtendrá un valor de i_{op} sin realimentar, i_{opSR}, – Fig. 7.14b -. Entonces, la resistencia de salida del amplificador básico (sin realimentar) será:

$$R_{oSR} = v_{op} / i_{opSR}$$

Al realimentar, cortocircuitando la entrada del amplificador realimentado ($v_1 = 0$), si v_{op} está en su semiciclo positivo, i_{op} también lo estará, así como v_f, de acuerdo al análisis realizado sobre el circuito de la Fig. 7.8, provocando una tensión de entrada al amplificador básico, v_i, que estará en su semiciclo negativo y que encenderá al generador controlado del modelo de señal del amplificador básico, produciendo un semiciclo de corriente de salida alterna saliente del amplificador, que se

opondrá a la entregada por el generador de tensión de prueba aplicado, v_{op}. La corriente que "entrega" el generador controlado, hará que la amplitud de la corriente de prueba de salida disminuya, tomando un valor i_{opR} que estará en su semiciclo positivo, pero será en todo instante menor que i_{opSR} que se tenía sin realimentar.

Operando como se hizo para obtener la ecuación (7.19) se tiene:

$$R_{oR} = \frac{v_{op}}{i_{opR}} > \frac{v_{op}}{i_{opSR}} = R_{oSR} \qquad R_{oR} = R_{oSR}(1 + A_o \beta) \qquad (7.20)$$

$$i_{opR} < i_{opSR}$$

En la Fig. 7.15 se muestra un resumen de cómo se modifican los parámetros del amplificador básico al realimentarlo negativamente.

En resumen, en los circuitos amplificadores se puede:

1. Realimentar para la continua para estabilizar el punto de trabajo Q y no para la alterna.

2. Realimentar para la alterna a fin de mejorar parámetros característicos de señal, estabilizando el parámetro de transferencia del amplificador que se desee, y no realimentar para continua.

3. Realimentar para la alterna y la continua, de igual o distinto modo. En otras palabras, se puede separar la realimentación de continua de la de alterna – Fig. 7.16 -.

En el caso (1) se colocan capacitores de desacople como el marcado  En el caso (2) se colocan capacitores como el marcado 





	Muestreo de V Suma de V De V a V Realimentación por relación de tensiones	Muestreo de V Suma de I De V a I Realimentación por transconductancia	Muestreo de I Suma de V De I a V Realimentación por transresistencia	Muestreo de I Suma de I De I a I Realimentación por relación de corrientes
R_i	↑	↓	↑	↓
R_o	↓	↓	↑	↑
A	A_v	R_m	G_m	A_i
Amplificadores ideales (6)				

Fig. 7.15

(6) Amplificadores ideales a los que tiende el amplificador real de acuerdo al tipo de realimentación, según sea la señal de salida que se muestrea y la de entrada que se suma.





Fig. 7.16

Para los amplificadores de continua, habrá que realimentar del mismo modo para la continua de polarización y los incrementos de continua de pequeña señal, o armar configuraciones particulares que permitan diferenciarlas.

7.5.- Limitaciones

Las limitaciones que se presentan al pretender aumentar la estabilidad de la continua de polarización de una etapa, dependen fundamentalmente del comportamiento en alterna del circuito. En la Fig. 7.17 se indican como ejemplo dos formas para eliminar la realimentación en alterna sin afectar la polarización de un transistor.

Se debe tener en cuenta que en el transistor realimentado por colector, disminuir R_B para mejorar la estabilidad en continua, además de acercar el punto de reposo a la condición de saturación, provoca una disminución de R_i, pues R_B se refleja a la entrada al aplicar el método de reducción de Miller, disminuyendo su valor casi tantas veces como el valor de la amplificación de tensión entre base y colector. Para evitarlo, R_B podrá desacoplarse para la alterna de un modo tal que influya lo menos posible sobre R_i, tal como se indica en la Fig. 7.17.



$R_1 >> r_\pi$; $R_2 >> R_C$ $\qquad$ $X_{CE} << R_E$

Fig. 7.17

Asimismo, en el transistor realimentado por emisor, mejorar la estabilidad en continua del punto Q, disminuyendo R_B provoca una disminución de R_i pues R_B se encuentra en paralelo con la entrada. Por otro lado, si bien dejar R_E para la señal aumenta tanto la R_i como la R_o (muestreo de corriente "i_c" y suma de tensión "v_e"), la disminución en el valor de la amplificación de tensión entrando por base y saliendo por

colector (configuración de emisor común) sería considerable - prácticamente en un factor $g_m R_E$ veces – [7].

Por lo tanto, los efectos de R_E sobre la señal, pueden eliminarse desacoplando totalmente la entrada de la salida mediante un capacitor C_E en paralelo con R_E, de modo que sea $X_{CE} << R_E$ a la menor frecuencia de la señal de excitación, rompiendo así el lazo de realimentación de señal a través de R_E.

Los efectos de R_E sobre la señal pueden disminuirse parcialmente, mediante una red C_E-R_{E1} como la mostrada en la Fig. 7.17, llegando a una relación de compromiso entre el aumento de las impedancias de entrada y salida, y la disminución de la amplificación de tensión.

Puede notarse que al realimentar por emisor o source un transistor bipolar en EC o un FET en SC, se estabiliza el parámetro de transconductancia del amplificador realimentado, que se hará menos dependiente de R_{ca} y del parámetro del modelo de señal del propio transistor, pues se tendrá:

$$G_m = g_m / (1 + g_m R_E) \quad \text{y si } g_m R_E >> 1, \text{ será: } \quad G_m \approx 1/R_E$$

Obviamente, la amplificación de tensión dependerá de R_{ca} linealmente, lo mismo que en el amplificador básico sin realimentar [$A_v = - G_m R_{ca}$] lo que pone de manifiesto las conclusiones obtenidas al tratar un amplificador realimentado para la señal de "*I*" a "*V*" o por transresistencia (amplificador de transconductancia).

[7] En realidad, el parámetro estabilizado al realimentar por emisor es la transconductancia, la cual disminuye en un factor $(1+g_m R_E)$, como se analiza más adelante, haciendo disminuir en este caso en igual factor a la amplificación de tensión.

CAPÍTULO VIII

Introducción al análisis de respuesta en frecuencia

Nociones generales

Se analizará la respuesta en frecuencia de onda senoidal de circuitos con uno o más dispositivos activos amplificadores. Consideraremos que trabajamos con pequeña señal de modo de enfocar el estudio en ***amplificadores lineales***, es decir, sistemas circuitales que podrán ser modelizados a los efectos de la señal, mediante circuitos lineales de parámetros concentrados e invariantes en el tiempo y, por lo tanto se puede analizar su comportamiento mediante la aplicación del principio de superposición. En base a esta propiedad se va a estudiar el comportamiento del sistema ante excitaciones que poseen una variación temporal cuya correlación en el dominio de las frecuencias posee un determinado ***espectro de frecuencia***, es decir, las señales a considerar deberán ser ***desarrollables por Fourier*** en serie o mediante la transformada correspondiente.

Estas señales de excitación estarán compuestas por una ***sumatoria*** (***discreta o continua***) de ***funciones senoidales*** puras, que conforman la señal a elaborar por el sistema amplificador. Cada componente senoidal estará caracterizadas por su ***amplitud***, ***pulsación angular ω o frecuencia física $f=\omega/2\pi$ y ángulo de fase inicial φ_o*** [(1)(2)].

El comportamiento de un circuito variará con la frecuencia de cada componente senoidal de la señal a elaborar, lo que es característico de los sistemas reales. Por este motivo, para obtener la señal de salida de un circuito amplificador (o la señal en un par de terminales cualquiera del circuito), se sumarán, aplicando superposición, cada componente senoidal del espectro de la señal de excitación, multiplicada por un número complejo, dependiente de la frecuencia. Esto es equivalente a decir que las amplitudes de cada componente senoidal se multiplicarán por un número real distinto para cada frecuencia y se introducirán distintos corrimientos en el tiempo (o ángulo de fase).

(1) Sólo la onda senoidal tiene una ***pulsación*** expresada por ***un número real ω*** que posee un ***significado físico***, dado por la velocidad angular constante del fasor que genera la senoide, siendo por lo tanto una ***magnitud vectorial***. Por definición se entiende que toda onda senoidal es pura, es decir, posee amplitud y frecuencia constantes, y fase variable linealmente en el tiempo (con o sin valor inicial) desde $-\infty$ a $+\infty$. En cambio, ***la frecuencia física $f = 1/T$*** se define para cualquier forma de onda periódica de período T y constituye una ***magnitud escalar***. Hecha esta diferenciación conceptual, llamaremos de ahora en adelante "frecuencia" a la frecuencia física "f" de cualquier forma de onda periódica y denominaremos "pulsación angular" a "ω", asociada sólo a una onda senoidal.

(2) Las señales periódicas f(t), de período T, que admitan un desarrollo en serie de Fourier tendrán un espectro discreto para ω variable entre 0 y $+\infty$. Las componentes del espectro estarán separadas entre sí por la pulsación de componente fundamental del desarrollo, $\omega = 2\pi/T$, y las amplitudes tenderán a anularse para $\omega \rightarrow +\infty$, lo que exige la convergencia de la serie. Las señales no periódicas f(t) que admitan un desarrollo en integral de Fourier, es decir que posean Transformada de Fourier, $F(\omega)$, tendrán un espectro continuo y simétrico respecto al eje ω, para ω variable entre $-\infty$ y $+\infty$. Las componentes contiguas del espectro tendrán pulsaciones separadas entre sí por un diferencial de pulsación $d\omega$ y sus amplitudes $F(\omega)d\omega$ tenderán a cero, ya que $F(\omega)$ representa la ***densidad espectral de la función f(t)***. Se sobreentiende, que las señales para las que será válido este tipo de análisis poseerán un espectro cuyas amplitudes deberán tender a cero para $\omega \rightarrow \infty$, es decir el desarrollo de Fourier será convergente. Al sumar las componentes de pulsaciones $-\omega$ y $+\omega$, $[F(-\omega)\, e^{-j\omega t} d\omega]$ y $[F(+\omega)\, e^{+j\omega t} d\omega]$ se obtendrá la componente senoidal de frecuencia física $f = \omega/2\pi$.

Aún no considerando los componentes reactivos concretos, capacitores e inductores, que generalmente forman parte de un circuito, tales como capacitores de acople, desacople y compensación, inductores de choque de altas frecuencias, transformadores, etc.; los sistemas circuitales lineales reales o físicos, y en particular los amplificadores lineales que son objeto de nuestro estudio, presentarán siempre efectos reactivos, de naturaleza capacitiva y/o inductiva, que podrán ser o bien intrínsecos al funcionamiento de cada componente o dispositivo que conforma el amplificador, o bien parásitos de ellos o de las conexiones que los unen [(3)].

Sin embargo, si bien los circuitos varían su comportamiento con la frecuencia, resulta habitual que esta variación se ponga de manifiesto de manera distinta por rangos o bandas de frecuencias. Por ejemplo podrá ocurrir que mantenga un mismo comportamiento en una o varias zonas determinadas del espectro, dentro de tolerancias prefijadas para el comportamiento del circuito. En este caso, para obtener la señal de salida en ese rango de frecuencias, las componentes del espectro de la señal cuyas pulsaciones se encuentran en ese intervalo, verán multiplicada su amplitud por un mismo factor y no sufrirán corrimientos importantes en el tiempo (o los corrimientos en el tiempo serán iguales para todas las componentes) dentro de la banda de frecuencias considerada. Es decir, se conservará la forma de variación en el tiempo de la señal representada por las componentes senoidales consideradas significativas en el intervalo de frecuencias fijado para reproducir la señal con las tolerancias prefijadas.

En otras palabras, se admitirá que el comportamiento del circuito en ese intervalo de frecuencias no presenta efectos reactivos, es decir, que el modelo equivalente de señal con que podemos representar al circuito, válido para esa banda de frecuencias, carece de componentes reactivos. A este intervalo de frecuencias se lo conoce como ***"rango de frecuencias medias"*** [(4)].

[(3)] Estos efectos parásitos serán más notorios a medida que se trabaje a frecuencias más elevadas, y tal es su grado de importancia que a medida que aumenta ω los circuitos pasarán de poder modelizarse mediante parámetros concentrados a tener que hacerlo mediante parámetros distribuidos en la longitud del circuito real. Puede estimarse que este comportamiento con características de líneas de transmisión de ondas electromagnéticas, donde ya no es válida la reducción de las ecuaciones de Maxwell a las ecuaciones de Kirchoff, comenzará a partir de frecuencias donde la longitud de onda λ de las señales no sea mucho menor que las dimensiones del circuito real, siendo $\lambda.f = c$ (c: velocidad de la luz en el vacío).

[(4)] Los amplificadores con esta forma de respuesta se los conoce como de "banda ancha". Aquellos amplificadores particulares que no poseen estas características y que trabajan en un rango muy reducido de frecuencias, se los llama de "banda angosta" o "sintonizados", donde el rango de frecuencias de trabajo estará reducido a componentes senoidales de frecuencias cercanas a una frecuencia central determinada, atenuándose en forma importante el resto de las componentes. El grado de atenuación de las componentes senoidales no útiles estará evaluado por el "factor de mérito" Q del amplificador sintonizado.

Las componentes de frecuencias de la señal de excitación por debajo y por encima de esa banda de frecuencias, en la que todas las amplitudes de las componentes se verán multiplicadas por un mismo factor y sufrirán el mismo corrimiento en el tiempo (pudiendo este ser nulo), serán afectadas en amplitud por factores dependientes de la frecuencia y sufrirán distintos corrimientos en el tiempo según la frecuencia de la componente considerada. En este caso para obtener la señal de salida por superposición, cada componente senoidal del espectro de la señal de excitación se verá multiplicada por un ***número complejo***, dependiente de la frecuencia, que hará que las amplitudes se vean multiplicadas por un número real distinto para cada frecuencia y se introduzcan distintos corrimientos en el tiempo para cada componente.

En gran parte de los sistemas se admiten tolerancias en la reproducción de la señal de excitación que permiten que parte de las componentes del espectro de frecuencias de la señal de entrada pueden ser afectadas por efectos reactivos, que se manifiestan en forma más notoria fuera del rango que hemos denominado de “frecuencias medias”.

Esto último implica que se aceptará cierta deformación en la reproducción de la forma de variación en el tiempo de la señal de excitación, pero ésta no incidirá en el comportamiento requerido del sistema de acuerdo a la tolerancia admitida.

La ubicación de los límites superior e inferior de este intervalo de frecuencias, mayor que el que hemos denominado de “frecuencias medias”, quedará fijada por la ***tolerancia que se acepte en cuanto a la deformación en la reproducción de la forma de variación en el tiempo*** de la señal de excitación a la salida. A este intervalo de frecuencias útil del circuito, extendido con respecto al de frecuencias medias, se lo denominará ***“ancho de banda”*** del circuito.

Esta extensión del rango útil de frecuencias podrá realizarse hacia uno o hacia ambos lados del rango frecuencias medias, según sea la utilidad requerida para el circuito.

Denominaremos ***componentes significativas*** del espectro de frecuencias de la señal de excitación a aquellas componentes de la señal de excitación necesarias para reproducir a la salida la forma de variación en el tiempo de dicha señal con la tolerancia admitida por el sistema en que se utilizará el circuito en estudio, es decir a las que formen parte del ancho de banda fijado.

Fuera del ancho de banda útil, el comportamiento del circuito al variar las pulsaciones de las componentes senoidales de la señal de excitación variará en forma mucho más pronunciada, y de acuerdo al uso previsto para el circuito, el estudio de dicho comportamiento deberá extenderse o no a intervalos de frecuencia mucho mayores que el ancho de banda fijado.

El comportamiento de un circuito que posee un número cualquiera de pares de terminales (podrá o no poseer un terminal común) con la

frecuencia, se describe a partir de diagramas llamados ***"características de respuesta en frecuencia"***. Dichos diagramas representan la variación del módulo y el argumento de las siguientes funciones en función de la frecuencia o de la pulsación angular $\omega=2\pi f$:

1. Una relación entre variables correspondientes a dos pares de terminales distintos del circuito, conocida como ***"Función transferencia"*** (de tensión, de corriente, de transimpedancia o de transadmitancia).
2. Una relación entre las dos variables correspondientes a un mismo par de terminales, conocida como ***"Función inmitancia"*** (impedancia o admitancia).

Por comodidad indicaremos con la letra ***"T"*** tanto a las transferencias como a las inmitancias y para indicar si trabajamos en el dominio de las frecuencias de onda senoidal, usaremos la notación ***T(jω)***.

La función ***T(jω)*** será, para cada valor de ω, el ***número complejo*** dependiente de la frecuencia, por el cual hay que multiplicar cada componente senoidal del espectro de la señal de excitación para obtener la señal de salida por superposición. Las amplitudes se multiplicarán por un número real normalmente distinto para cada frecuencia, que será el módulo de la función T(jω) - $|T(j\omega)| = |T|(\omega)$ – y al ángulo de fase de cada componente se le sumará el argumento de T(jω), que será un ángulo función de la frecuencia - $\varphi_{(T(j\omega))} = \varphi_T(\omega)$ -.

Las características de respuesta en frecuencia serán, por lo tanto, diagramas donde se represente las funciones del módulo y del argumento de T(jω) en función de la pulsación angular o de la frecuencia física de onda senoidal, haciendo variar ω teóricamente entre 0 y + ∞ - $|T(j\omega)|=f(\omega)$ y $\varphi_{(T(j\omega))} = g(\omega)$ -.

En este estudio se describirá el comportamiento con la frecuencia de ***circuitos amplificadores*** que cumplan con la ***condición*** de ***poseer un rango de frecuencias medias***, es decir, que posean ***una banda de frecuencias*** en la que ***todas las amplitudes de las componentes senoidales de la señal de excitación*** se verán ***multiplicadas por un mismo factor*** - $|T| \neq f(\omega)$ y ***sufrirán un mismo desplazamiento de fase*** $\varphi_T \neq f(\omega)$ ***de valor 0° o 180°***.

En este caso las características de respuesta en frecuencia del módulo y argumento de la función T(jω) que se considere poseerán en el intervalo de frecuencias correspondiente a lo que hemos denominado rango de frecuencias medias, un módulo de la transferencia con una zona sensiblemente plana y un argumento $\varphi_{(T(j\omega))}$ prácticamente constante de valor 0° (equivalente a decir que todas las componentes del espectro de la señal en ese intervalo poseen un corrimiento nulo en el tiempo) o 180° (equivalente a decir que las distintas componentes del espectro de la señal en ese intervalo poseen un corrimiento en el tiempo de valor $t_i = \varphi_i / \omega_i = \pi / \omega_i = T_i / 2$, siendo ω_i la pulsación de cada

una de las componentes senoidales de la señal de excitación en el rango de frecuencias medias y T_i su correspondiente período).

A partir de esta forma de descripción, extenderemos la zona útil del espectro de la señal de excitación definiendo como "ancho de banda" del sistema, al intervalo de frecuencias entre los cuales se admite que $|T|(\omega)$ pueda variar su módulo y/o su argumento dentro de tolerancias compatibles con las con los errores que permite el equipo en el que se utilizará este circuito. Cuando esas tolerancias sean muy acotadas en la reproducción de la señal de entrada, el ancho de banda del circuito coincidirá con el que llamamos "rango de frecuencias medias" (donde todos los efectos reactivos del circuito pueden despreciarse dentro de las tolerancias establecidas), en tanto que será mayor en los casos en que pueda admitirse una mayor deformación en la forma de variación en el tiempo de la señal de salida respecto a la de entrada (o de las señales tensión y corriente en un mismo par de terminales en una inmitancia), debiendo considerarse los efectos reactivos del circuito para aquellas frecuencias del ancho de banda que se encuentren fuera del rango de frecuencias medias.

Si las características de respuesta en frecuencia se construyen en forma de ***diagramas asintóticos***, conocidos como ***"Diagramas de Bode"***, el ancho de banda útil del circuito amplificador se expresará normalmente en base a un intervalo de frecuencias donde se tenga una variación determinado del módulo de la función $T(j\omega)$ expresado en decibeles (db), respecto a su valor a frecuencias medias [(5)].

De no especificarse el valor de variación del módulo de $T(j\omega)$ en db (± 0,5 dB, ± 1 dB, etc.) respecto a su valor a frecuencias medias, se entenderá que las frecuencias límites del ancho de banda corresponden a una caída de -3 db:

$$|T(\omega_{límite})|(db) = |T_m|(db) - 3\ db$$

donde $|T_m|$ es el valor absoluto o módulo de la transferencia a frecuencias medias [(6)].

[(5)] En los diagramas de Bode decir, se representa $|T(j\omega)|$ expresada en decibeles y su correspondiente argumento φ_T en función del logaritmo decimal de la pulsación angular - *log (ω)* -, es decir $|T(j\omega)|$ (db) = f(log ω) y φ_T = g(log ω), en diagramas donde se trazan sólo las asíntotas que se obtienen a partir aproximaciones para valores de ω mucho menores y mucho mayores que cada pulsación natural. El hecho de escalar logarítmicamente el eje de ω se debe, por un lado, a poder representar en igual proporción variaciones dentro de un rango muy amplio de valores, los cuales no serían claramente visibles en una escala lineal y por otro, para reducir a las rectas asintóticas, las funciones hiperbólicas que se obtienen al aproximar.

[(6)] T_m será un número real, independiente de ω, pero podrá tener signo negativo o positivo según exista o no inversión de fase entre las ondas senoidales de excitación y respuesta en el rango de frecuencias medias. Su determinación por medición se realiza del siguiente modo: manteniendo constante la amplitud de la onda senoidal de excitación y variando su frecuencia desde 0 (incremento de pequeña señal de tensión o corriente continua) hasta frecuencias suficientemente altas (teóricamente $f \rightarrow \infty$) se obtiene la amplitud de la onda senoidal de salida para cada frecuencia de la señal de entrada y se encuentran las frecuencias para las cuales esta última cae a $1/\sqrt{2} \approx 0{,}707$ de su valor a frecuencias medias. Para inmitancias, el procedimiento es el mismo, manteniendo constante en ese caso la amplitud de la variable tensión o corriente que corresponda al par de terminales de entrada analizado.

En este caso se trabajará con lo que se conoce como *"ancho de banda a -3 dB"*. Los -3 db corresponden a la condición en que la amplitud de la variable de salida a las frecuencias límites caen a $1/\sqrt{2}$ de su valor a frecuencias medias, es decir, al 70,7% del valor de $|T_m|$.

Esta reducción de la amplitud de una tensión o corriente senoidal corresponde a una caída en la potencia desarrollada sobre una carga resistiva a la mitad de su valor a frecuencias medias, por lo que esas frecuencias límites del ancho de banda a - 3 db se las llama también "frecuencias de potencia mitad" y análogamente al ancho de banda así determinado se lo denomina ***"ancho de banda de potencia mitad"***.

A estas frecuencias límite determinadas para una caída de -3 db se las denomina *frecuencias de corte inferior* f_l y *superior* f_h. En los circuitos prácticos, *la frecuencia de corte inferior a -3 db puede no existir* ya sea por caer $|T(j\omega)|$ un valor inferior a -3 db desde frecuencias medias al ir bajando la frecuencia de la onda senoidal de excitación, o por mantenerse el valor de $|T(j\omega)|$ constante e igual a su valor de frecuencias medias hasta frecuencia nula. Este último es el caso de los denominados *amplificadores de continua* que *amplifican con igual valor* desde *incrementos de continua* (de valores suficientemente pequeños como para que pueda admitirse comportamiento lineal para la señal, continua en este caso) hasta ondas senoidales cuya frecuencia se considere como límite superior de lo que sería el rango de frecuencias medias.

Por otro lado, ***la frecuencia de corte superior existirá siempre*** ya que, como se describió al comienzo del capítulo, todo elemento circuital real, incluidas las líneas de interconexión sean de un circuito impreso o en el interior de un circuito integrado, poseerá en todos los casos efectos reactivos correspondientes a capacitancias parásitas en paralelo e inductancias en serie que, por pequeñas que sean, siempre reducirán a cero la amplitud de la onda senoidal de salida para $\omega \rightarrow \infty$.

La determinación de las características de respuesta en frecuencia de un circuito amplificador se podrá realizar por medición, en forma analítica o mediante los programas de computadora que resulten mas convenientes, sean del campo puramente matemático que resuelvan el sistema de ecuaciones integro-diferenciales lineales de coeficientes constantes planteado para el circuito de señal o bien, abstrayéndonos de las ecuaciones matemáticas, mediante la utilización de los modelos matemáticos equivalentes de los componentes que forman parte de ese circuito usando simuladores circuitales, como el PSpice.

Por lo tanto, pueden determinarse los valores de $T(j\omega)$ a frecuencias medias, T_m, la frecuencia de corte superior f_h y la frecuencia de corte inferior f_l si la hay, ya sea encontrando la expresión analítica de $T(j\omega)$, o representando las características de respuesta en frecuencia (a partir de la expresión analítica, de una simulación u obtenida por medición) mediante diagramas del módulo de $T(j\omega)$ en escalas lineales, logarítmicas o semilogarítmicas o trazando los diagramas de Bode.

8.1.- Esquema del método analítico

El método analítico a aplicar para hallar las frecuencias de corte cuando se está en presencia de un sistema lineal cualquiera, que puede tener efectos reactivos de un solo tipo o de ambos (inductivos y capacitivos en un circuito; o de inercia y constantes elásticas en un sistema mecánico), puede ser sistematizado en los siguientes pasos, que proporcionan el camino a seguir en forma general para la determinación de los valores de las frecuencias de corte superior o inferior [7]:

a. Determinar analíticamente la expresión de la ***función transferencia o inmitancia T(s)*** como relación entre las transformadas de Laplace de la respuesta y la excitación, siendo ***s*** la ***pulsación compleja, $s=\sigma + j\omega$***. Por tratarse de un número complejo σ y ω serán las partes real e imaginaria del número complejo, y por ende números reales. Dado que se tratarán en este trabajo sólo circuitos que puedan modelizarse para la señal, mediante parámetros lineales, concentrados e invariantes en el tiempo, las funciones que se obtendrán serán racionales, es decir, cocientes de polinomios en la variable compleja s, donde admitiremos en general el numerador será de grado "m" y el denominador de grado "n".

b. Transformar ambos polinomios de modo tal que el coeficiente del término de mayor grado en s sea unitario, es decir, sacar como factor común los coeficientes a_m y b_n del numerador y denominador respectivamente. Llamaremos K al factor de escala resultante como cociente de los coeficientes mencionados - $K = a_m/b_n$ -.

c. Encontrar sus ***polos y ceros s_p*** y ***s_z***, hallando las raíces de los polinomios en ***s*** del numerador y denominador de la función transferencia utilizando el método mas conveniente – normalmente, si el grado de los polinomios es mayor que dos se utilizará algún programa de matemática -. Los mismos serán en general números complejos en circuitos que posean componentes reactivos de ambos tipos o de un sólo tipo, pero realimentados de modo tal que la realimentación resulte positiva en los alrededores de una o varias frecuencias [8]. Si el sistema considerado posee un solo tipo de componentes reactivos y no existen realimentaciones que pudieran llegar a ser positivas para los alrededores de ciertas frecuencias físicas, los polos y ceros serán reales. A partir de estos valores se podrá construir el ***diagrama de polos y ceros*** sobre el ***plano complejo s***.

[7] Si bien en el planteo analítico que sigue, utilizaremos transferencias e inmitancias operacionales de la manera usual, luego estudiaremos la posibilidad de ***realizar cálculos*** con la variable s ***por inspección*** y para ello, se analizarán en forma cualitativa algunos conceptos básicos sobre los criterios a considerar para ello.

[8] Por ejemplo, si se conecta un capacitor entre colector y emisor en un base común o drain y source en un gate común, se manifestará como un efecto inductivo a la entrada, pudiendo resonar con la capacitancia del nodo de entrada.

d. De la expresión analítica completa de T(s) se hallará la expresión de T(jω), reemplazando la ***s*** por los valores que toma sobre el eje imaginario del plano complejo ***s***, ***s=jω*** donde *ω* es un *número real que coincide con la pulsación física de onda senoidal* cuando la excitación o señal de entrada es una función de ese tipo.

e. Si se analizan circuitos que posean un rango de frecuencias medias, podrá simplificarse la expresión de T(jω) según el rango de frecuencias que se considere. En general, pueden hallarse dos o tres intervalos de frecuencias para las cuales la expresión de T(jω) tendrá una forma simplificada (válida en dicha zona exclusivamente). Cada función particular T(jω) a la que se arribe, como parte de la expresión general o total, se considerará válida sólo dentro del rango de pulsaciones angulares para el que se realice la simplificación.

f. Los tres rangos de valores de ω que se consideran normalmente, se determinan en base a la comparación del valor |jω|=ω con los valores absolutos de los polos y ceros reales de la función transferencia, o con sus módulos, si son complejos.

Para ejemplificar el procedimiento se partirá de un circuito genérico conformado por dispositivos activos y pasivos, de dos pares de terminales, donde puede o no existir un terminal común a entrada y salida, y se considerará que en uno de dichos pares se aplica la señal a elaborar y en el otro la carga donde desea obtenerse la señal útil ya elaborada (sin dificultad puede extenderse el análisis a un circuito con un número cualquiera de pares de terminales).

En cada par de terminales se tendrán dos variables de señal, una tensión *v*(t) y una corriente *i*(t), por lo que para este circuito se podrán definir dos funciones inmitancia para cada par de terminales y cuatro funciones transferencia entre las dos variables del par de terminales de salida y las dos del de entrada.

En este caso, la resolución del sistema de ecuaciones integrodiferenciales que se planteen, al pasar al campo transformado de Laplace, conducirá a una función transferencia o inmitancia que tendrá la siguiente forma general, ya factoreados los polinomios del numerador y denominador:

$$T(s) = K \frac{\prod_{j=1}^{m} (s - s_{zj})}{\prod_{i=1}^{n} (s - s_{pi})} \qquad (8.1)$$

siendo K el factor de escala.

Dado que los polos y ceros de las funciones de transferencia e inmitancia son funciones de la variable compleja ***s*** que se reducen a funciones reales cuando ***s*** toma valores reales, debe cumplirse la condición: F(s*) = F*(s), es decir que la función de la variable conjugada de ***s*** es igual a la función conjugada de la variable ***s***, se deduce que los polos y ceros o son reales o deben existir de a pares conjugados.

Los ***polos*** de las funciones transferencia e inmitancia de un ***circuito estable*** (donde la respuesta en estado estacionario a una excitación nula, es nula), deberán tener parte real negativa, en tanto que la parte real de los ceros y la relación entre el grado del numerador "m" y del denominador "n" dependerán del tipo de función que se trate.

Signo de la parte real de los ceros: En las funciones inmitancia, al tener sentido físico tanto una de las funciones – Z o Y – como su inversa, los ceros de una serán los polos de la otra y viceversa, por lo que los ceros deberán tener también parte real negativa. En cualquiera de las cuatro funciones de transferencia, las inversas no tienen sentido práctico por tratarse, en general, de circuitos que incluyen componentes activos, es decir las inversas de las funciones transferencia no son funciones circuitales válidas, por lo que los ceros podrán tener sus partes reales negativas o positivas.

Relación entre el grado del numerador "m" y del denominador "n": Este análisis permite establecer las condiciones que deben cumplir entre sí los grados del numerador y denominador de una función de circuito estudiando la función para $s \longrightarrow \infty$, bajo el supuesto de validez para esos valores de s, de la expresión de dicha función obtenida mediante la modelización con parámetros lineales, concentrados e invariantes en el tiempo. Evidentemente las conclusiones obtenidas en cuanto a las características de respuesta en frecuencia haciendo $s = j\omega$ y haciendo tender ω a infinito no tienen sentido práctico, pues *los modelos utilizados han perdido validez* cuando las dimensiones físicas del circuito dejaron de ser mucho menores que la longitud de onda asociada a la frecuencia de la componente senoidal de la señal.

Dado que las funciones de circuitos son cocientes de polinomios, el número de polos deberá ser igual al de ceros y si $m \neq n$, existirán ceros o polos en el ∞ de orden (m – n) según m sea menor que n o viceversa respectivamente. La relación entre el grado del numerador "m" y del denominador "n" dependerán del tipo de función que se trate cumpliendo con las siguientes condiciones:

<u>*Funciones inmitancia:*</u> Si (8.1) representa una impedancia operacional vista desde el par de terminales entrada i, para $s \rightarrow \infty$ se reduce a:

$$\lim_{s \longrightarrow \infty} F(s) = \frac{V_i(s)}{I_i(s)} = K \frac{s^m}{s^n} = K\, s^{(m-n)} \qquad (8.2)$$

Si [m-n =+1] se tiene una impedancia donde predomina una componente inductiva y si [m-n =-1] predominará una componente capacitiva. Evidentemente en un sistema circuital lineal la diferencia entre m y n no podrá ser mayor que la unidad. Si [m-n] fuese nula, la impedancia resultante sería de tipo resistivo, cosa imposible si se modeliza mediante parámetros concentrados un circuito real, debido a las componentes parásitas.

Como la inversa de la impedancia será una admitancia vista desde el par de terminales entrada "i", se desprende que la relación entre el grado del numerador "m" y del denominador "n", para que la expresión de F(s) represente el modelo matemático de un circuito físico modelizado con las condiciones indicadas es:

$$m = n \pm 1 \qquad (8.3)$$

<u>*Funciones transferencia:*</u> Se deben distinguir dos casos

1. *La expresión F(s) representa una relación entre el mismo tipo de variable de los dos pares de terminales.* Si $F(s) = V_o(s)/V_i(s)$ se tratará de una función de transferencia de tensión, y si $F(s) = I_o(s)/I_i(s)$ será una función de transferencia de corriente. En este caso si se modeliza un sistema físico no podrán existir polos en el infinito, por lo que deberá cumplirse:

   $$m < n \text{ siendo } [m - n] \text{ el orden del cero en infinito} \qquad (8.4)$$

2. *La expresión F(s) representa una relación entre distinto tipo de variable de los dos pares de terminales.* Si $F(s) = I_o(s)/V_i(s)$ se tratará de una función de transferencia de transadmitancia, y si $F(s) = V_o(s)/I_i(s)$ será una función de transferencia de transimpedancia. En este caso podrá existir un polo simple en infinito y ceros de cualquier orden, con lo cual deberá cumplirse:

   $$m \leq n + 1 \qquad (8.5)$$

   dado que en un sistema físico real no podrá tenerse m = n.

Para simplificar el análisis partiremos de un circuito que posee cinco elementos almacenadores de energía independientes del mismo o distinto tipo, es decir, no reducibles, y que la función transferencia genérica, dada por la expresión (8.1) representa una relación entre las variables transformadas del mismo tipo, por ejemplo tensión, correspondientes a distintos pares de terminales. En este caso deberán existir cinco polos y cinco ceros, cada par impuesto por cada uno de los elementos reactivos.

Supondremos que la función transferencia de este circuito particular posee un cero simple en el origen y otro, también simple en infinito. Admitiremos que todos los ceros restantes son simples, reales y negativos, que tres de los cinco polos son también simples, reales y negativos y que los otros dos polos constituyen un par de polos complejos conju-

gados con su parte real negativa de acuerdo a las condiciones que debe reunir la transferencia de un sistema real estable.

La expresión de la función transferencia que responde a estas premisas es:

$$T(s) = \frac{\text{Transf.de la variable de salida}}{\text{Transf.de la variable de entrada}} = K\frac{s(s-s_{z2})(s-s_{z3})(s-s_{z4})}{(s-s_{p1})(s-s_{p2})(s-s_{p3})(s-s_{p4})(s-s_{p5})} \quad (8.6)$$

Resumiendo, la función transferencia de este circuito pose la siguiente constelación de polos y ceros:

- Un cero simple en el origen ($s_{z1} = 0$).
- Un cero simple en infinito ($s_{z5} = \infty$).
- Tres ceros simples finitos de valores reales y negativos (s_{z2}, s_{z3} y s_{z4}).
- Tres polos simples de valores reales y negativos (s_{p1}, s_{p2} y s_{p3}).
- Un par de polos complejos conjugados (s_{p4} y s_{p5}) con parte real negativa.

De este modo podemos escribir:

$$s_{z2} = -\sigma_{z2};\ s_{z3} = -\sigma_{z3};\ s_{z4} = -\sigma_{z4} \quad (8.7)$$

$$s_{p1} = -\sigma_{p1};\ s_{p2} = -\sigma_{p2};\ s_{p3} = -\sigma_{p3};\ s_{p4} = -\sigma_{p4} + j\omega_{p4} \text{ y } s_{p5} = -\sigma_{p45} - j\omega_{p4} \quad (8.8)$$

resultando $s_{p4} = s_{p5}^*$.

En base a (8.7) y (8.8), la expresión de la función transferencia de tensión dada por la (8.6) resultará:

$$T(s) = \frac{V_o(s)}{V_i(s)} = K\frac{s(s+\sigma_{z2})(s+\sigma_{z3})(s+\sigma_{z4})}{(s+\sigma_{p1})(s+\sigma_{p2})(s+\sigma_{p3})(s+\sigma_{p4}-j\omega_{p4})(s+\sigma_{p4}+j\omega_{p4})} \quad (8.9)$$

Para construir el diagrama de polos y ceros en el plano s, consideraremos también en forma arbitraria que la ubicación de los polos y ceros de acuerdo a sus valores en el semieje negativo de σ en el plano s responde a:

$$\sigma_{p1} < \sigma_{z2} < \sigma_{p2} << \sigma_{p3} < \sigma_{z3} < \sigma_{p4} < \sigma_{z4} \quad (8.10)$$

La condición que establece la existencia de un rango de frecuencias medias, exige que la separación entre dos polos consecutivos cualesquiera, que hemos elegido en este caso como s_{p2} y s_{p3}, reales y negativos, sea de al menos de tres décadas en el valor de las pulsaciones correspondientes. De este modo existirá al menos una década de frecuencias en la cual las caídas del módulo de la transferencia en función de ω sea menor o igual 0,996 del valor correspondiente a frecuencias medias, lo que equivale a una caída en decibeles en el diagrama de Bode correspondiente, de -0,043 db.

El diagrama de polos y ceros en el plano complejo *s* se muestra en la Fig. 8.1.




Fig. 8.1

Como nos interesa hallar la respuesta del sistema en función de las frecuencias físicas de onda senoidal, o lo que es equivalente, en función de las pulsaciones angulares del espectro de frecuencias de la señal de excitación, se deberá obtener el módulo y el argumento de la función transferencia T(s), dada por (8.9), restringida a valores de la variable compleja ***s*** que surgen de recorrer el eje imaginario del plano complejo ***s***. Es decir, sólo para valores de $s = j\omega$, considerando cada componente de la excitación como una senoide de pulsación angular ω. Reemplazando ***s*** por $\boldsymbol{j\omega}$ en (8.9) para el circuito en estudio se obtiene:

$$T(j\omega) = K \frac{j\omega\,(j\omega + \sigma_{z2})(j\omega + \sigma_{z3})(j\omega + \sigma_{z4})}{(j\omega+\sigma_{p1})(j\omega+\sigma_{p2})(j\omega+\sigma_{p3})(j\omega+\sigma_{p4}-j\omega_{p4})(j\omega+\sigma_{p4}+j\omega_{p4})} \qquad (8.11)$$

En base a haber supuesto por (8.10) que $\sigma_{p2} << \sigma_{p3}$ y que su relación es de al menos de tres décadas, se podrá admitir que habrá un *intervalo de valores de la pulsación angular* para los cuales ésta resulta *ser mucho mayor* que σ_{p1}, σ_{z2} y σ_{p2} (por lo menos $6{,}55\sigma_{p2}$ para una caída en veces a $0{,}989|T_m|$ o de -0,1db respecto a $|T_m|$(db), o una década para una caída en veces a $0{,}995|T_m|$ o de -0,043db respecto a $|T_m|$(db)) y *mucho menor* que σ_{p3}, σ_{z3} y $|s_{p4}| = |s_{p4}^*|$ (por lo menos $\sigma_{p2}/6{,}55$ para una caída en veces a $0{,}989|T_m|$ o de -0,1db respecto a $|T_m|$(db), o una década para una caída de $0{,}995|T_m|$ o -0,043db respecto a $|T_m|$(db)), de modo que se pueden establecer *tres rangos* bien diferenciados *en el valor de las pulsaciones*:

- ***Rango de frecuencias medias***

$$\sigma_{p2} << \omega << \sigma_{p3} \qquad (8.12)$$

con lo que (8.11) se puede simplificar del siguiente modo:

$$T(j\omega) = K \frac{j\omega\ \ j\omega\,\sigma_{z3}\,\sigma_{z4}}{j\omega\ j\omega\,\sigma_{p3}\,(\sigma_{p4} - j\omega_{p4})(\sigma_{p4} + j\omega_{p4})} = K \frac{\sigma_{z3}\,\sigma_{z4}}{\sigma_{p3}\,(\sigma_{p4}^2 + \omega_{p4}^2)} \qquad (8.13)$$

rango en el cual la transferencia puede considerarse ***independiente de ω*** dentro de tolerancias prefijadas y por lo tanto ***es un número real*** que llevará el signo de K, negativo o positivo de acuerdo a que exista o no inversión de fase entre las variables de salida y excitación.

Por lo tanto en el ***rango de frecuencias medias*** la transferencia será:

$$T_m = K \frac{\sigma_{z3}\,\sigma_{z4}}{\sigma_{p3}\,(\sigma_{p4}^2 + \omega_{p4}^2)} \qquad (8.14)$$

- ***Rango de frecuencias bajas***

$$\omega << \sigma_{p3} \text{ pero no mucho mayor que } \sigma_{p2} \qquad (8.15)$$

con lo que en la expresión (8.11) no podrán despreciarse σ_{p1}, σ_{z2} y σ_{p2} frente a los valores que toma jω, pero se seguirá despreciando jω frente a los restantes valores de los polos y ceros, resultando la expresión:

$$T(j\omega) = K \frac{j\omega\,(j\omega + \sigma_{z2})\,\sigma_{z3}\,\sigma_{z4}}{(j\omega+\sigma_{p1})(j\omega+\sigma_{p2})\sigma_{p3}(\sigma_{p4}-j\omega_{p4})(\sigma_{p4}+j\omega_{p4})}$$

$$= T_m \frac{j\omega\,(j\omega + \sigma_{z2})}{(j\omega + \sigma_{p1})(j\omega + \sigma_{p2})} \qquad (8.16)$$

donde: $T_m = K \dfrac{\sigma_{z3}\,\sigma_{z4}}{\sigma_{p3}(\sigma_{p4}^2+\omega_{p4}^2)}$

De esta expresión puede comprobarse directamente que en el rango de frecuencias bajas, solo influirán en la variación del módulo y argumento de T(jω) con la frecuencia, los elementos reactivos que crean los polos y ceros indicados con los subíndices 1 y 2. El valor de los polos y ceros restantes quedaron incluidos en el valor de la transferencia a frecuencias medias T_m. Los diagramas de Bode de módulo y argumento de la Transferencia para el rango de bajas frecuencias, correspondiente a la expresión (8.16), se muestran en la Fig. 8.2.

- ***Rango de frecuencias altas***

$$\omega >> \sigma_{p2} \text{ pero no mucho menor que } \sigma_{p3} \qquad (8.17)$$

En este caso en (8.11) podrán despreciarse σ_{p1}, σ_{z2} y σ_{p2} frente a los valores que toma jω, pero no podrá despreciarse jω frente a los restantes valores de los polos y ceros, resultando la expresión:

$$T(j\omega) = K \frac{j\omega\; j\omega(\,j\omega + \sigma_{z3})(\,j\omega + \sigma_{z4})}{j\omega\; j\omega(\,j\omega + \sigma_{p3})(\,j\omega + \sigma_{p4} - j\omega_{p4})(\,j\omega + \sigma_{p4} + j\omega_{p4})} =$$

$$= K \frac{-\omega^2(j\omega + \sigma_{z3})(j\omega + \sigma_{z4})}{-\omega^2(j\omega + \sigma_{p3})(j\omega + \sigma_{p4} - j\omega_{p4})(j\omega + \sigma_{p4} + j\omega_{p4})} =$$

$$= K \frac{(j\omega + \sigma_{z3})(j\omega + \sigma_{z4})}{(j\omega + \sigma_{p3})(j\omega + \sigma_{p4} - j\omega_{p4})(j\omega + \sigma_{p4} + j\omega_{p4})} \quad (8.18)$$




Fig. 8.2

Extrayendo fuera de los paréntesis a los términos constantes como factor común, la expresión (8.18) resulta:

$$T(j\omega) = K \frac{\sigma_{z3}\,\sigma_{z4}\,(1 + j\omega/\sigma_{z3})(1 + j\omega/\sigma_{z4})}{\sigma_{p3}\,(1+j\omega/\sigma_{p3})\,(\sigma_{p4}-j\omega_{p4})\,[1+j\omega/(\sigma_{p4}-j\omega_{p4})](\sigma_{p4}+j\omega_{p4})[(1+j\omega/(\sigma_{p4}+j\omega_{p4})]} =$$

$$= K \frac{\sigma_{z3}\,\sigma_{z4}\,(1 + j\omega/\sigma_{z3})(1 + j\omega/\sigma_{z4})}{\sigma_{p3}\,(\sigma_{p4}^2+\omega_{p4}^2)\,(1+j\omega/\sigma_{p3})\,[1+j\omega/(\sigma_{p4}-j\omega_{p4})]\,[(1+j\omega/(\sigma_{p4}+j\omega_{p4})]} =$$

$$= T_m \frac{(1 + j\omega/\sigma_{z3})(1 + j\omega/\sigma_{z4})}{(1 + j\omega/\sigma_{p3})\,[1 + j\omega/(\sigma_{p4} - j\omega_{p4})]\,[(1 + j\omega/(\sigma_{p4} + j\omega_{p4})]} \quad (8.19)$$

En este caso se observa directamente que en el rango de frecuencias altas, solo influirán en la variación del módulo y argumento de T(jω) con la frecuencia, los elementos reactivos que crean los polos y ceros indicados con los subíndices 3, 4 y 5. El valor de los polos y ceros restantes quedaron incluidos en el valor de la transferencia a frecuencias medias T_m. Los diagramas de Bode de módulo y argumento de la

Transferencia para el rango de altas frecuencias, correspondiente a la expresión (8.19), se muestran en la Fig. 8.3 [9].




Fig. 8.3

8.2.- Estudio de la respuesta en frecuencia de circuitos amplificadores

Cuando se necesita conocer la respuesta en frecuencia de circuitos amplificadores con uno o mas dispositivos activos y componentes de circuito asociados, incluyendo el generador de la señal a procesar por el amplificador y su carga, se puede *proceder analíticamente*, reemplazando los componentes por sus respectivos modelos circuitales incrementales, planteando el sistema de ecuaciones integro-diferenciales correspondiente y resolviéndolo de la manera mas adecuada o recurrir a programas de simulación circuital como el Spice.

Sin embargo, ya sea porque sólo interesa realizar un estudio aproximado que permita alcanzar los objetivos propuestos o porque se debe realizar un cálculo rápido para asegurar que los valores obtenidos a partir de la computadora son correctos, resulta importante poder realizar un *análisis por inspección* que facilite la obtención de valores aproximados.

[9] Puede notarse el sobrepico indicado en línea de puntos sobre el diagrama de Bode a la frecuencia del polo complejo conjugado. El valor de este sobrepico dependerá de la relación entre las partes real e imaginaria del polo.

En amplificadores que posean un rango de frecuencias medias, muchas veces uno de los capacitores que se incluyen en el circuito, domina la respuesta en bajas frecuencias, y al estudiar el comportamiento en altas frecuencias hay algún nodo donde concurren capacitores cuyo equivalente reducido a común domina. En estos casos la frecuencia física de onda senoidal que se corresponde con un valor de la pulsación, que iguala en valor al polo que introduce dicho capacitor en el rango de frecuencias bajas, o al polo que introduce la capacitancia equivalente del nodo dominante en el rango se altas frecuencias, se corresponden con las respectivas frecuencias de corte inferior, f_ι, y superior, f_h.

Puede suceder que lo indicado en el párrafo anterior sea válido sólo en uno de los extremos de la banda de frecuencias y no en el otro. Por supuesto, en amplificadores de continua, sólo se tendrá que analizar la respuesta en altas frecuencias.

Si no existe un polo dominante en los extremos de la banda de frecuencias de interés, siempre podrá hallarse por inspección un *valor garantizable* de las frecuencias de corte inferior y superior utilizando el método aproximado de las constantes de tiempo de cada capacitor con los otros en cortocircuito, para bajas frecuencias, y de la capacitancia equivalente de cada nodo del circuito con las capacitancias de los otros nodos abiertas. En el caso de frecuencias bajas se sumarán las pulsaciones de onda senoidal correspondientes a todas las constantes de tiempo halladas, $\omega = 1/\tau$, obteniéndose el *valor garantizable de* f_ι a partir de la suma ω_ι y en el extremo de altas frecuencias se sumarán las constantes de tiempo halladas y su inversa dará la pulsación correspondiente a la *frecuencias de corte superior garantizable* f_h. En todos los casos el problema se reduce a determinar una constante de tiempo que se corresponde con el valor de la pulsación compleja [$s = \sigma + j\omega$] para valores de la variable *"s"* reales, que corresponden a los casos en que se tenga un único componente reactivo, capacitancias en el caso más común, si se admite que se trabaja con amplificadores que no presentan efectos inductivos en la banda de interés (por supuesto a frecuencias muy altas esta premisa no es válida).

Bajo estas condiciones, resulta fácil determinar el polo que introduce cada capacitancia por inspección, como así también el cero que impone para los casos que sea de interés.

Es por eso que analizaremos cómo *hallar el polo y el cero* que introduce una capacitancia, en un circuito en que se encuentra asociada a resistores, mediante *un análisis por inspección*, para luego estudiar cómo es la respuesta en frecuencia en módulo y argumento de la transferencia $T(j\omega)$, en escala lineal, utilizando también un *análisis cualitativo*.

Resumen del concepto de polo y cero

Para una señal de entrada [$v_i = |V_i|e^{st}$], si la frecuencia compleja asociada a dicha señal de entrada es $s = s_{Zi}$, se obtendrá en régimen permanente una señal de salida nula.

Si la frecuencia compleja asociada a la señal de entrada posee un valor s= s_{pi}, en régimen permanente la salida será infinita, a menos que el módulo de la señal de entrada tienda a cero, en cuyo caso, la salida será indeterminada, pudiendo ser finita. En otras palabras, existirá un efecto de *resonancia*, que denominaremos en general *resonancia de Laplace* o *resonancia operacional en el plano "s"* y se producirán a las frecuencias complejas *[s = σ_p + $j\omega_p$]* correspondientes a los polos y ceros.

Debe recordarse que sólo en el caso de *circuitos L-C* que posean componentes reactivos ideales y no exista ningún efecto de tipo disipativo, el concepto de *resonancia* está asociado a un continuo entretenimiento de energía entre los inductores y capacitores que integren el circuito. En éste caso los polos y ceros del circuito se encontrarán sobre el eje *"$j\omega$"* del plano *"s"* y se tendría realmente una salida "**∞**" o "0" en régimen permanente, en el caso ideal que todos los componentes del circuito pudiesen resistirlo sin destruirse.

Por lo tanto, en una red circuital lineal de dos pares de terminales se tendrá:

- ***Polos*:** aquellas *"n"* frecuencias complejas s_{pi} para las cuales el valor de la transferencia *T(s)* tiende a infinito.
- ***Ceros*:** aquellas *"m"* frecuencias complejas s_{zi} que anulan la transferencia *T(s) siendo "m = n".*

Por lo tanto sólo en los casos en que los polos y ceros del circuito se encuentren sobre el eje imaginario del plano *"s",* tendrán una pulsación ω_p u ω_z, que serán la parte imaginaria de s_p o s_z y por ende podría existir, si los elementos del circuito lo permitiesen, una salida en régimen permanente de onda senoidal a *frecuencias físicas* $f = \omega/2\pi$ de amplitud infinita o cero según corresponda.




Fig. 8.4

Por ejemplo, para el siguiente circuito L-C de la Fig. 8.4 - admitiendo componentes ideales y excitando mediante un generador ideal de tensión de prueba v_i = v_{ip} -, el polo corresponderá a la frecuencia de resonancia propia del sistema (con v_{ip} pasivada).

Para que $v_o \rightarrow \infty$ con una v_{ip} finita no nula, deberá ser $i_i \rightarrow \infty$. Es decir que, la frecuencia de resonancia debe corresponder a una pulsación ω_p tal que Z_i= 0, de modo que $i_i = v_{ip}/Z_i \rightarrow \infty$.

De esta forma, [$|v_o| = |i_i|\ \omega_p L_3 \rightarrow \infty$]. Esto equivaldría a una resonancia serie entre las dos ramas – serie y paralelo - del circuito.

Para $Z_i\ (j\omega_p) = 0$, al ser un circuito reactivo puro, deberá ser cero la parte imaginaria en $\omega = \omega_p$, para lo cual la rama C_1, L_1, L_2, deberá comportarse como un *capacitor equivalente*, C_{eq} , que a $\omega = \omega_p$ posea una reactancia igual a la de L_3 (en módulo). Es decir:

$$(-1/j\omega_p.C_{eq}) = j\omega_p.L_3 \Rightarrow \omega_p = [\pm\sqrt{C_{eq}.L_3}]^{-1} \qquad (8.20)$$

$$j\omega.L_3 + 1/j\omega_p.C_{eq} = j(\omega.L_3 - 1/\omega_p.C_{eq}) = 0, \text{ de donde } \omega.L_3 = 1/\omega.C_{eq} \qquad (8.21)$$

Reemplazando C_{eq} por su expresión en función de C_1, L_1, L_2 y ω_p:

$$\omega_p = \pm\{\sqrt{C_1}.[L_1//(L_2+L_3)\}^{-1} \text{ (polos complejos conjugados)} \qquad (8.22)$$

donde $\omega_p = +\{\sqrt{C_1}.\ [L_1//(L_2+L_3)\}^{-1}$ estará asociada a la frecuencia física $f_p = \omega_p/2\pi$.

Queda en evidencia que la pulsación del polo complejo conjugado $s_p = \pm j\omega_p$ no es otra que la *pulsación de resonancia* del único capacitor, C_1, con la *inductancia equivalente que le presentan todos los inductores del circuito*, $[L_1//(L_2+L_3)]$. En otras palabras, ω_p es la pulsación para la cual la reactancia del único capacitor iguala a la reactancia de Thévenin (v_{ip} pasivada) vista desde sus terminales.

La pulsación del cero, ω_z , a la que se tendrán los ceros conjugados $s_z = \pm j\omega_z$, se dará para $v_o = 0$, con v_{ip} no nula. Esto ocurrirá para la condición:

$$Z_i\ (j\omega_z) = j\ X_i\ (j\omega_z) \rightarrow \infty, \text{ es decir } i_i = (v_{ip}/Z_i) = 0 \qquad (8.23)$$

con lo que $i_i.\omega_z.L_3 = 0$ para un ω *finito distinto de cero*. Se observa por inspección que cuando resuene el circuito paralelo o *circuito tanque* L_1-C_1, su suceptancia será cero, o lo que es lo mismo, su reactancia tenderá a infinito:

$$\omega_z = [\pm\sqrt{C_1.L_1}]^{-1} \qquad (8.24)$$

donde $\omega_z = [+\sqrt{C_1.L_1}]^{-1}$ estará asociada a la frecuencia física $f_z = \omega_z/2\pi$.

Para comprender mejor cómo hallar los polos y ceros por inspección, incluso en circuitos con varios C y L, resulta de utilidad realizar un análisis cualitativo para ver cómo se comporta el circuito en distintos rangos de frecuencias. Puede observarse en la Fig. 8.5 que para frecuencias bajas **(1)**, desde continua hasta ω_z, admitiendo $\omega_z < \omega_p$ y dado que la inductancia equivalente que resuena con el capacitor resulta menor que en el polo, *el circuito tanque se comportará como un inductor equivalente*, funcionando todo el circuito como *un divisor inductivo*. A la frecuencia de resonancia del tanque L_1-C_1 (ω_z), *la rama serie presentará una impedancia infinita* y la salida será nula **(2)**. Para frecuencias superiores a ω_z, *el circuito tanque se comportará como un capacitor equivalente*, el cual *resonará con* L_2 y L_3 *en resonancia serie* a ω_p **(3)**, *presentando una impedancia de entrada nula* al generador de excitación de prueba, para *luego* comportarse *nuevamente como un divisor inductivo* a $\omega \rightarrow \infty$ **(4)**.

Esta forma de análisis cualitativo puede aplicarse a circuitos L-C más complejos con varios componentes capacitivos e inductivos. Desde ya, el análisis cualitativo implicará realizar una serie de suposiciones tales como decidir a priori cuál rama del circuito resonará a una frecuencia menor. De cualquier modo estas suposiciones no alteran las conclusiones a alcanzar en cuanto al comportamiento de la red circuital.





Fig. 8.5

Hasta aquí, se analizaron circuitos con singularidades sobre el eje imaginario jω. Para circuitos con singularidades sobre el eje real σ, puede realizarse un análisis idéntico haciendo una analogía directa entre el concepto de *"resonancia a frecuencia física de onda senoidal"* y *"resonancia operacional o resonancia de Laplace en el plano s"*. Obviamente esta generalización conlleva a idéntico análisis en circuitos con polos y ceros complejos conjugados en todo el plano "s".

Como puede verse en los tres circuitos indicados en la Fig. 8.6, (L-C con un único elemento reactivo capacitivo; R-C con un único capacitor y L-R con un único inductor), las expresiones de la transferencia [T(s) = $V_o(s)/V_i(s)$] poseen igual forma, con la salvedad de que las singularidades L-C son imaginarias conjugadas.



$T(s) = \frac{L_3}{L_2 + L_3} \frac{s^2 + 1/L_1C_1}{s^2 + \frac{1}{C_1}(1/L_2 + L_3 + 1/L_1)}$	$T(s) = \frac{R_3}{R_2 + R_3} \frac{s + 1/R_1C_1}{s + \frac{1}{C_1}(1/R_2 + R_3 + 1/R_1)}$	$T(s) = \frac{R_3}{R_2 + R_3} \frac{1 + sL_1/R_1}{1 + sL_1(1/R_2 + R_3 + 1/R_1)}$

Fig. 8.6

Es decir, la parte real (negativa en este caso) asociada al polo, $s_p = \sigma_p$, corresponderá a la *resonancia operacional* entre *el elemento reactivo* correspondiente y *la resistencia equivalente de Thévenin vista entre sus terminales*. Por otro lado, la parte real (negativa en este caso) asociada al cero, $s_z = \sigma_z$, corresponderá a la *resonancia operacional* del circuito tanque R_1 - C_1 y R_1 - L_1, respectivamente. Esta asociación puede verse también en la distribución de polos y ceros en el plano complejo ***"s"*** de la Fig. 8.7.




Fig. 8.7

De acuerdo con lo dicho, en circuitos con un sólo elemento reactivo, la *obtención del polo por simple inspección* se realizará pasivando el generador de excitación de entrada [(10)] y calculando la constante de tiempo asociada a dicho elemento reactivo (a través de qué resistencia equivalente se carga o descarga el capacitor en un R-C o se energiza o desenergiza el inductor en un R-L). Para la obtención del *cero por simple inspección* habrá que considerar nula la tensión sobre el terminal de salida (si la transferencia es de relación de tensiones o de trasresistencia) o la corriente de salida nula (si la transferencia es de relación de corrientes o de transconductancia).

Notar que lo que se denomina normalmente frecuencia compleja es en realidad una *pulsación compleja*, representada por un número complejo cuya parte imaginaria representa la pulsación concreta que se puede obtener y medir en laboratorio con *onda senoidal*, o sea con $\sigma = 0$. En este caso, la *frecuencia física* de dicha onda resulta ser *1/2π veces la parte imaginaria de la pulsación compleja* ($f = \omega/2\pi$). Es decir, para una señal del tipo $[Im[Ae^{st}] = Im[Ae^{j\omega t}] = A\ sen(\omega t)]$, la parte imaginaria de la pulsación compleja representa la velocidad angular con que gira el fasor asociado a la señal. En el caso de una señal del tipo Ae^{st}, el fasor que gira a velocidad angular ω variará el valor de su módulo como $Ae^{\sigma t}$. En este último caso la velocidad angular podrá admitirse constante sólo si $\sigma << \omega$ (bajo amortiguamiento).

[(10)] Si el circuito está excitado mediante un generador ideal, se cortocircuitará si la señal proviene de un generador de tensión o se dejará abierto si proviene de uno de corriente, siendo distinta la incidencia sobre los polos y ceros del circuito. En el caso de un generador real, representado circuitalmente por su equivalente Thévenin, habrá que dejar en el circuito su impedancia que modificará los polos y ceros.

Complementos

A0.1- Polarización y funcionamiento con señal en circuitos de un transistor. 163

A0.2- Análisis en pequeña señal de circuitos con un solo transistor y sus distintas configuraciones. 199

A0.3- Etapa con un transistor bipolar en emisor común con acople directo de la resistencia de carga. 227

A0.4- Etapa con dos generadores de excitación. 239

A0.5- Limitaciones en el uso de transistores bipolares. 245

A0.6- Principios básicos de amplificadores con varios transistores. 259

A0.7- Estudio de circuitos R-C. 269

A0.8- Respuesta en frecuencia de circuitos amplificadores. 291

A0.9- Amplificadores diferenciales y fuentes de corriente. 309

A0.10- Amplificadores diferenciales con carga activa. 335

A0.11- Amplificadores operacionales: Conceptos básicos. 357

A0.1 - Polarización y funcionamiento con señal en circuitos con un transistor

1.- Polarización y funcionamiento con señal en circuitos con un transistor

De acuerdo con el estudio realizado en el análisis de los principios básicos de funcionamiento de los dispositivos de control de señal, será necesario proveerlos de una potencia de continua para su operación como amplificadores de señal. Esto hace que deba alimentarse al dispositivo desde una fuente de continua, fijándose un punto de trabajo estático que determinará la potencia de entrada de continua al transistor. Para operación en modo analógico con funcionamiento lineal, este punto de trabajo deberá elegirse de modo tal que permita aproximar le característica de transferencia del dispositivo mediante el primer término del desarrollo en serie de Taylor, para la señal de trabajo, siempre que su amplitud sea suficientemente pequeña.

Polarizar el dispositivo significa fijar un punto de reposo definido por el par de valores de corriente *y* tensión de salida. Esto equivale a definir un punto específico sobre el plano de las características de salida. Se sobreentiende que para ello, habrá que imponer valores convenientes a las variables de entrada, es decir que deberá polarizarse adecuadamente al electrodo de control. Las condiciones a tener en cuenta para ubicar el punto de reposo pueden incluirse en dos grupos:

1. Aquellas que dependan de limitaciones de funcionamiento del dispositivo.

2. Las que correspondan a los requerimientos del funcionamiento con señal.

Las primeras incluyen tensión y corriente máximas que admite el dispositivo, tanto a la salida como a la entrada, así como la máxima potencia que puede disipar. El otro grupo tiene en cuenta la amplificación de tensión requerida, amplificación de corriente, impedancia de entrada, impedancia de salida, ganancia de potencia, respuesta en frecuencia, distorsión por alinealidad, máxima amplitud de señal requerida a la salida y algunas otras consideraciones en aplicaciones particulares.

Se comenzará el estudio centrado en el análisis de circuitos con transistores bipolares de juntura y se irán extendiendo las conclusiones obtenidas a los transistores de efecto de campo. Posteriormente, en los temas que resulte conveniente, se tratarán los circuitos con los distintos tipos de transistores simultáneamente.

1.1. Amplificadores de pequeña y gran señal y de baja y alta potencia

Para que el uso de los modelos incrementales sea válido, el dispositivo en cuestión deberá operar con pequeña señal. Resulta simple demostrar, basándose en el desarrollo es serie de Taylor, que la condición

de pequeña señal exige que la amplitud de la tensión alterna aplicada entre base y emisor, sea mucho menor que V_T = k.T / q. Desarrollando la expresión (1.1) alrededor de un punto Q, se tiene (1.2):

$$i_C = I_S e^{v_{BE}/V_T} \tag{1.1}$$

$$i_C = I_{CQ} + \frac{I_{CQ}}{V_T}\Delta V_{BE} + \frac{I_{CQ}}{2V_T^2}\Delta V_{BE}^2 + ... \tag{1.2}$$

Para obtener una expresión lineal deberá ser:

$$\frac{\Delta V_{BE}^2}{2V_T^2} << \frac{\Delta V_{BE}}{V_T} \tag{1.3}$$

de donde: $$\Delta V_{BE} << 2V_T \tag{1.4}$$

Admitiendo una tolerancia del *5%*, la amplitud de señal alterna a aplicar no debería ser mayor de 2,5 mV (5mV pico a pico).

En todo equipo habrá un cierto número de etapas amplificadoras interconectadas entre sí. La etapa de salida es la que entregará la señal elaborada para su uso a la carga y generalmente deberá hacerlo a un nivel de potencia elevado, en relación con las restantes etapas. Así, la etapa de salida y eventualmente la anterior, o etapa excitadora, trabajarán en un nivel de potencia mas alto y generalmente con señales de gran amplitud. Para el análisis y diseño de estas etapas, no serán válidos los modelos incrementales de pequeña señal y deberán aplicarse técnicas específicas, correspondientes a amplificadores de potencia. Las etapas previas trabajan normalmente con bajos niveles de potencia.

A falta de una definición más rigurosa, consideraremos que una etapa funciona con bajo nivel de potencia si puede admitirse que la temperatura de la juntura colector-base es prácticamente igual a la del ambiente para cualquier valor de la amplitud de entrada. Esta definición no implica en absoluto funcionamiento lineal para amplitudes grandes de señal.

Estrictamente, el uso de los modelos circuitales deducidos en este texto, es valido para etapas amplificadoras con pequeña señal. Sin embargo, para simplificar el análisis y diseño de circuitos, dentro de tolerancias aceptables, se acostumbra admitir la validez de los modelos para cualquier amplificador de bajo nivel de potencia, aunque no trabaje con pequeña señal, siempre que se opere en modo activo directo.

En lo que sigue, a menos que se aclare lo contrario, se supondrá que las frecuencias de las señales alternas son tales, que todos los efectos reactivos del transistor y su circuito asociado son despreciables.

1.2. Circuito básico de bajo nivel con un solo transistor

Utilizaremos como punto de partida para nuestro estudio el circuito de la Fig. 1.1. Para simplificar el análisis, usaremos por el momento fuentes de alimentación separadas para proveer la polarización de base y colector. Un primer paso para el estudio consiste en dividir el circuito en uno de continua -Fig. 1.2a - y otro de alterna - Fig. 1.2b -.





Fig. 1.1

Mediante el circuito de continua se podrá determinar el punto de reposo, y utilizando el circuito de alterna se podrá evaluar el comportamiento del amplificador frente a señales alternas. Si bien, en este último circuito los valores de las componentes continuas no aparecen explícitamente, quedan implícitas en los parámetros de alterna del circuito equivalente del transistor.



(a) (b) Fig. 1.2

1.3. Función de los componentes del circuito

V_{BB} y R_B constituyen el circuito de polarización de base. La misión de R_B es limitar la corriente de base y conviene que sea de valor elevado con el objeto de cargar mínimamente a la fuente de la señal a amplificar.

V_{CC} y R_C polarizan al circuito de colector. V_{CC} suministra la potencia que el dispositivo convertirá en potencia útil de señal en la carga. El valor de R_C deberá elegirse de modo tal que sea suficientemente elevada para que por R_L circule una fracción suficiente de corriente alterna de colector *y* por otro lado, su valor no debe ser tan alto como para que el transistor trabaje con un valor de tensión de polarización entre colector

y emisor reducido, lo que limitaría la máxima amplitud de señal obtenible a la salida.

R_L representa la resistencia equivalente de la carga a conectar al dispositivo, sobre la que se desea obtener la potencia útil de señal de salida. R_s y v_s constituyen el equivalente Thévenin de la fuente de la señal a elaborar.

Los capacitores de acople, cuando se los utiliza, tienen por objeto eliminar la componente continua a través del generador de señal y de la carga (o separar los circuitos de continua del transistor, la carga y la fuente de señal). Serán considerados como cortocircuitos para la señal alterna.

1.4. Determinación del punto de reposo

El problema consiste en, dados el circuito, el transistor y el valor de todos los elementos que intervienen, determinar el punto de polarización en el plano I_C-V_{CE}:

DATOS: V_{CC} ; V_{BB} ; R_C ; R_B ; Tr (β_F ; V_{BE} ; I_{CO})

INCÓGNITAS: Q (I_{CQ} ; V_{CEQ})

Para hallar el punto de reposo se utilizará exclusivamente un método analítico aproximado, en donde se supondrá que la característica de entrada del transistor puede aproximarse a una recta vertical cuya ecuación es V_{BE} = cte. (Tensión de barrera o umbral del diodo sólido, $V_{BE} = V_{BE(on)}$) - Fig. 1.3 -.




Fig. 1.3

Se acepta como valida la expresión;

$$I_{CQ} = \beta_F . I_{BQ} + (\beta_F + 1) . I_{CO} \qquad (1.5)$$

Es decir, se supone que I_C es independiente de la tensión colector-emisor.

Circulando por las mallas de entrada y salida, tenemos:

$$V_{BB} = I_B . R_B + V_{BE} \qquad (1.6)$$

$$V_{CC} = I_C . R_C + V_{CE} \qquad (1.7)$$

Admitiendo V_{BE} = cte., de la ecuación (1.6) se puede despejar el valor de la corriente de base, que resultará:

$$I_B = \frac{V_{BB} - V_{BE}}{R_B} = I_{BQ} \qquad (1.8)$$

Conocida la I_B del punto de polarización puede hallarse I_C a partir de (1.5), donde I_{CO} se despreciará en transistores de silicio.

$$I_{CQ} = \beta_F * I_{BQ}$$

con lo que se tendrá: $I_{CQ} = (V_{BB} - V_{BE})/(R_B/\beta_F)$ (1.9)

Obtenido el valor de I_{CQ} basta reemplazarlo en la ecuación (1.7) para obtener el valor de la tensión colector-emisor del punto de trabajo:

$$V_{CEQ} = V_{CC} - I_{CQ}R_C \qquad (1.10)$$

Calculados los valores de I_{CQ} y V_{CEQ}, deben indicarse además las tensiones de los tres electrodos contra el punto común, dado que son los valores más fácilmente medibles en un circuito. En el caso del circuito básico, serán:

$$V_{EQ} = 0$$

$$V_{BQ} = V_{BE} \qquad (1.11)$$

$$V_{CQ} = V_{CEQ} = V_{CC} - I_{CQ}.R_C$$

En general, los cálculos se realizan con una tolerancia del orden del 5% al l0%. No tiene sentido, en la mayoría de los circuitos reales, encontrar valores con mayor precisión debido a la tolerancia con que se conocen los parámetros de los transistores y el resto de los componentes del circuito.

1.5. Rectas de carga estática y dinámica

De la circulación por la malla de continua de colector, despejando I_C en función de V_{CE}, surge la ecuación de la *recta de carga estática*. La ecuación (1.12) representa el lugar geométrico de los pares de valores I_C ; V_{CE} compatibles con las condiciones impuestas por los componentes del circuito exterior de continua, de la malla de salida (entre colector y emisor).

$$I_C = \frac{V_{CC}}{R_C} - \frac{V_{CE}}{R_C} \qquad (1.12)$$

Los parámetros característicos son los indicados en la Fig. 1.4.




Fig. 1.4

La componente de corriente alterna de colector circula por el paralelo de R_C y R_L, al que llamaremos R_{ca}, *resistencia de carga de colector para la señal alterna*.

De acuerdo al circuito de la Fig. 1.4, las variaciones de la corriente de colector causarán una variación en la tensión entre colector y emisor dada por:

$$\Delta v_{CE} = -\Delta i_C.R_{ca} \qquad (1.13)$$

donde $R_{ca} = R_C||R_L$ y el signo surge de los sentidos de referencia adoptados.

Esta es la condición a cumplir por la diferencia entre los valores instantáneos totales de la corriente de colector y de la tensión colector-emisor i_C y v_{CE}, y los correspondientes valores del punto de reposo I_{CQ} y V_{CEQ}. De este modo:

$$v_{CE}(t) - V_{CEQ} = -(i_C(t) - I_{CQ}).R_{ca} \qquad (1.14)$$

Si se despeja $i_C(t)$ en función de $v_{CE}(t)$, se obtiene la ecuación de una recta que pasa por el punto de reposo Q, cuya pendiente es $-1/R_{ca}$.

$$i_C(t) = -\frac{v_{CE}(t)}{R_{ca}} + I_{CQ} + \frac{V_{CEQ}}{R_{ca}} \qquad (1.15)$$

Esta recta representa el lugar geométrico del punto de trabajo instantáneo o dinámico en su trayectoria en el plano i_C-v_{CE} y se denomina *recta de carga dinámica*. Su pendiente tendrá mayor valor absoluto que la de la recta de carga estática y valdrá:

$$m_d = -1/R_{ca} \qquad (1.16)$$

Para la intersección con el eje horizontal, el incremento de la tensión v_{CE} corresponderá a un incremento de la corriente de colector.

$$\Delta i_C = - I_{CQ} \qquad (1.17)$$

de donde: $$\Delta v_{CE} = -(- I_{CQ}.R_{ca}) = I_{CQ}.R_{ca} \qquad (1.18)$$

La abscisa al origen será por lo tanto:

$$a_d = V_{CEQ} + I_{CQ}.R_{ca} \qquad (1.19)$$

Para la intersección con el eje vertical, el Δi_C a partir de I_{CQ} será:

$$\Delta v_{CE} = - V_{CEQ} \qquad (1.20)$$

resultando:
$$\Delta i_C = \frac{-(-V_{CEQ})}{R_{ca}} = \frac{V_{CEQ}}{R_{ca}} \qquad (1.21)$$

y la ordenada al origen:

$$b_d = I_{CQ} + \frac{V_{CEQ}}{R_{ca}} \qquad (1.22)$$




Fig. 1.5

1.6. Funcionamiento con señal

Si se admite linealidad en el circuito de entrada para la señal alterna, suponiendo que la fuente de señal entrega en vacío una tensión:

$$v_s = \hat{V}_s \operatorname{sen}(\omega.t) \qquad (1.23)$$

la corriente total de base será:

$$i_B = I_{BQ} + \hat{I}_b \operatorname{sen}(\omega.t) \qquad (1.24)$$

A partir de la forma de onda de la corriente de base, se podrían obtener las correspondientes formas de onda de salida por medio de un análisis gráfico que permitiría visualizar la trayectoria del punto de trabajo instantáneo sobre las características de colector - Fig. 1.6 -, donde se ha utilizado para el gráfico el plano I_C-V_{CE} con I_B como parámetro, pero es equivalente a hacerlo en este plano con V_{BE} como parámetro.

Las componentes alternas de la tensión y corriente de salida están en contrafase de acuerdo con los sentidos de referencia empleados. Si los efectos reactivos no fuesen despreciables, la diferencia de fase entre

las señales no sería de 180º y la trayectoria del punto de trabajo instantáneo en el plano I_C-V_{CE} resultaría una elipse, tal como surge de la composición de las dos señales senoidales en ejes perpendiculares.




Fig. 1.6

1.7. Recorte de la señal de salida

Si el punto de reposo Q no esta convenientemente elegido en relación con la amplitud de la señal de entrada, puede ocurrir que ésta no sea reproducida apropiadamente, resultando un recorte en uno o ambos semiciclos de la señal de salida. Si el punto de reposo se encontrara ubicado cerca de la zona de saturación, el circuito de entrada no vería alteradas sus condiciones de funcionamiento y la forma de onda de la corriente de base reproduciría muy aproximadamente la de la tensión del generador de señal. Sin embargo, puede ocurrir que a partir de un determinado valor instantáneo de la corriente de base, la corriente de colector deje de aumentar por efectos de la saturación. Cuando se produzca este efecto se dirá que el transistor recorta por saturación. De la Fig. 1.7 se puede observar que este fenómeno no se produciría si se aumentara el valor de V_{CEQ}, esto significa que el recorte por saturación se produce por *falta de tensión continua disponible entre colector y emisor* para reproducir correctamente la señal de entrada.

Es necesario notar que para operación lineal, el punto de funcionamiento instantáneo no debería tener un valor de v_{CE} inferior a V_{CEK}. Este valor, denominado *tensión de codo*, define el punto a partir del

cual puede considerarse que para cualquier v_{CE} mayor que este valor, las características de salida son aproximadamente horizontales.




Fig. 1.7

Si la corriente de polarización de base fuera muy pequeña podría suceder que durante parte de la señal alterna de entrada la tensión sobre el diodo base emisor fuera inferior a la tensión de barrera, con lo que la corriente de base prácticamente se anularía. Cuando esto suceda la corriente de colector también resultará prácticamente nula, con lo que se produce un recorte en el semiciclo negativo de la corriente de colector. Cuando aparezca este efecto, se dirá que el transistor recorta por corte - Fig. 1.8 -. Debe observarse, que hasta alcanzar un recorte neto, la tensión instantánea total v_{BE} tiene que tomar valores bastante

inferiores a lo que hemos denominado tensión de barrera V_{BE}, debido a la alta curvatura de la curva $I_B=f(_{VBE})$ en esa región (se comienza a notar un recorte aproximadamente mas neto cuando el valor instantáneo total v_{BE} toma valores inferiores a alrededor de 450 mV).




Fig. 1.8

Puede observarse, que la Fig. 1.8 resulta de la misma forma si se la grafica en un plano $I_C = f(V_{BE})$, con la diferencia que la función exponencial en este último plano tendría una pendiente del orden de β veces mayor. En este caso la función representada correspondería a la ecuación de transferencia fundamental del transistor bipolar de juntura:

$I_C = I_S\,(e^{VBE/VT} - 1) \approx I_S\, e^{VBE/VT}$ para valores de V_{BE} tales que, $V_{BE} > 4V_T$

De la Fig. 1.9 se desprende que para eliminar este recorte deberá aumentarse la corriente de polarización de colector. Esto muestra que el recorte por corte se produce por *falta de corriente de polarización sufi-*

ciente. Notar que durante el recorte por corte se anula la corriente que circula por el colector, pero no la que circula por R_C y R_L. Obsérvese que al haber recorte en la señal de salida, el valor medio o continuo de la corriente de colector i_C, no coincide con la corriente de polarización de continua I_{CQ}, siendo mayor que esta cuando hay recorte por corte ($\bar{I}_C > I_{CQ}$) y menor cuando hay recorte por saturación ($\bar{I}_C < I_{CQ}$).

Si se observa la señal de salida mediante un osciloscopio para una u otra forma de recorte, se notará que la transición desde la zona aproximadamente senoidal hasta la que corresponde a corriente de colector prácticamente constante, se produce pasando por una zona curva que resulta más abrupta en el caso de saturación que en el de corte debido, en este último caso, a la importante curvatura de la característica del diodo de entrada con corrientes de base muy pequeñas. Para evitar deformación excesiva en parte del semiciclo negativo de la corriente de colector, la corriente de base no debería disminuir por debajo de un cierto nivel, indicado como I_{Bmin} en la Fig. 1.8. Por este motivo se considera normalmente que el valor instantáneo de la corriente de colector no debe ser inferior a un cierto valor I_{Cmin} que se elige como una dada fracción de I_{CQ}.




Fig. 1.9

1.8. Clases de operación de un amplificador

Según la ubicación del punto de reposo en el plano de las características de colector, se definen para un amplificador distintas clases de operación que se designan con el nombre de clases *A, AB, B y C*.




Fig. 1.10

Clase *A*: Se dice que un amplificador trabaja en clase *A* cuando su punto de trabajo estático está ubicado de modo tal que para cualquier amplitud de las posibles señales de excitación, el transistor nunca entra a trabajar en las zonas de corte o saturación. Esto equivale a decir que no haya limitación o recorte en ambos semiciclos de la corriente de colector. Por lo tanto siempre, en el punto de trabajo, habrá una corriente de reposo I_{CQ} distinta de cero, ya que el punto de reposo deberá estar en la zona central de las características (zona analógico-lineal) - Fig 1.10 -.

Clase *AB*: Si el punto de trabajo tiene una corriente de colector I_{CQ}, de valor tal que la forma de onda de salida esté limitada por efecto de corte, se dice que el transistor trabaja en clase *AB*. Esto indica que para señales de excitación muy débiles (pequeña señal) el amplificador trabajará en clase *A* y para señales fuertes (gran señal) el punto de trabajo instantáneo entrará en la zona de corte en los extremos negativos de la tensión V_{BE}. En este caso también siempre habrá una corriente de reposo I_{CQ} distinta de cero, pero si hay recorte se tendrá -$\bar{I}_C > I_{CQ}$-, Fig. 1.11.

Clase *B*: En este caso, el amplificador trabaja con su punto de reposo ubicado justo en corte. Es decir, que hay corriente de colector sólo durante medio período de la señal aplicada y la corriente de reposo es aproximadamente nula $I_{CQ} = 0$ (en realidad, si se polariza la base del

transistor con I_B = 0, la mínima corriente de colector que puede obtenerse es I_{CE0} aunque con transistores de silicio se admitirá I_{CE0} = 0). Se admite normalmente que I_{CQ} = 0 y V_{CEQ} = V_{CC} – Fig. 1.12 -. Prácticamente sólo hay corriente variable en colector, durante el semiciclo positivo de la corriente de base, ya que, durante el negativo la corriente de colector se anula durante todo el semiciclo. Durante el semiciclo positivo, circula en colector una corriente media, que es aproximadamente igual a I_C/π, y durante el otro semiciclo la corriente es nula.




Fig. 1.11

Clase *C*: En esta forma de funcionamiento, el punto de reposo está ubicado de modo tal que sólo hay conducción en colector, durante una parte del semiciclo positivo de la tensión de señal. La corriente del punto de reposo es I_{CQ} = I_{CO} = 0 y V_{CEQ} = V_{CC}. Sobre la característica de transferencia i_C-v_{BE} (en escala semilogarítmica) el punto Q se ubica tal como se ve la en Fig 1.13. V_{BE}^* es la mínima tensión negativa base-emisor que se considera lleva a dicho diodo a polarización inversa. Para tensiones V_{BE} más negativas, la corriente de colector permanece prácticamente igual a I_{C0} y para I_B=0 será I_C=I_{CE0}. Ambas, I_{C0} = I_{CB0} e I_{CE0} se admitirán prácticamente nulas, salvo en aplicaciones muy especiales que exijan considerarlas.

Si se comparan las cuatro clases de funcionamiento, puede verse que para un período de onda senoidal de tensión de base, la corriente de colector circula durante *360º* en clase *A*. En clase *AB* hay conducción

en colector durante un ángulo θ tal que 180º< θ < 360º. En clase *B*, θ = *180º* y en clase *C*, θ < *180º*.




Fig. 1.12

Sólo se estudiara amplificadores trabajando en clase *A*, por lo cual, en adelante sólo se aclarará la forma de trabajo si se opera con alguna de las otras tres clases de funcionamiento.

1.9. Máxima amplitud de señal de salida sin recorte

Para evitar alta deformación en la zona de saturación, el valor instantáneo de la tensión colector-emisor, v_{CE}, no debe ser inferior a la tensión de codo V_{CEK}. En consecuencia, la máxima amplitud de la tensión alterna entre colector y emisor no debe superar el valor V_{CEQ} - V_{CEK}. Llamaremos $\hat{V}_{ceMs}$ a la máxima amplitud de tensión de señal de colector sin deformación apreciable por saturación - Fig. 1.14 -.

$$\hat{V}_{ceMs} = V_{CEQ} - V_{CEK} \qquad (1.25)$$

En el otro extremo, para evitar alta deformación en la zona de corte, la corriente instantánea de colector no debe ser inferior a I_{Cmin}. De este modo, la máxima amplitud de corriente alterna de colector no debe superar el valor $I_{CQ} - I_{Cmin}$. Esta excursión de corriente producirá una variación de tensión de valor $(I_{CQ} - I_{Cmin}).R_{ca}$. Denominaremos $\hat{V}_{ceMc}$ a la máxima amplitud de tensión de señal de colector sin deformación apreciable por corte - Fig. 1.14 -.

$$\hat{V}_{ceMc} = (I_{CQ} - I_{Cmin})R_{ca} = \hat{I}_{cMc}R_{ca} \qquad (1.26)$$




Fig. 1.13




Fig. 1.14

Determinado el punto de trabajo, el menor de los dos valores de amplitud de tensión alterna entre colector y emisor, definidos de acuerdo con las condiciones (1.25) y (1.26), indicara el máximo valor de la tensión alterna de señal, $\hat{V}_{ceM}$, que el circuito puede entregar entre estos terminales sin recorte en ninguno de los dos semiciclos.

Notar que para minimizar la distorsión por saturación, el valor fundamental a tener en cuenta es V_{CEQ}, ya que la limitación es por tensión y por lo tanto no depende de R_{ca}. Para evitar distorsión por corte, el parámetro a tener en cuenta es I_{CQ}, pues la limitación se efectúa por corriente y en consecuencia, $\hat{I}_{cMc}$ no depende de R_{ca}, pero $\hat{V}_{ceMc}$ resulta dependiente de R_{ca}. Para simplificar el proceso de cálculo en los diseños, se acostumbra a admitir V_{CEK} e I_{Cmin} nulos, teniendo en cuenta que el valor de la máxima amplitud obtenible sin recorte (ni deformación apreciable) resultará algo menor que el supuesto. En estas condiciones:

$$\hat{V}_{ceMs} = V_{CEQ}$$

$$\hat{V}_{ceMc} = I_{CQ}.Rca \qquad (1.27)$$

1.10. Condición de máxima excursión simétrica




Fig. 1.15

En un circuito amplificador como el de la Fig. 1.1, la máxima amplitud de señal a obtener a la salida sin recorte en ninguno de los dos semiciclos, esta dada por el menor de los valores definidos en el apartado anterior. Si se modifican las condiciones de polarización del circuito, de modo que el valor de la amplitud de señal para la cual se produce el recorte sea el mismo en los dos semiciclos, se obtendrá para ese circuito, la máxima excursión posible sin recorte de la señal de salida. Se dice entonces que el circuito puede entregar la *máxima excursión simétrica (MES)* posible. La condición de MES se cumplirá cuando:

$$\hat{V}_{ceMs} = \hat{V}_{ceMc} \qquad (1.28)$$

De donde: $$V_{CEQ} - V_{CEK} = (I_{CQ} - I_{Cmin}).R_{ca} \qquad (1.29)$$

Dejando de lado V_{CEK} e I_{Cmin} para simplificar los cálculos, la expresión (1.29) se reduce a:

$$V_{CEQ} = I_{CQ}.R_{ca} \qquad (1.30)$$

El punto de reposo para la condición de MES deberá hallarse en el medio de la recta de carga dinámica - Fig. 1.15 -.

Para ubicar el punto de reposo de modo que se cumpla la condición de MES, dados V_{CC} , R_C y R_L, bastará resolver el sistema de ecuaciones dado por la circulación a través de la malla de colector y la correspondiente a la condición de MES.

$$V_{CC} - I_{CQ}.R_C - V_{CEQ} = 0$$

$$V_{CEQ} = I_{CQ}.R_{ca} \qquad (1.31)$$

De donde: $$I_{CQ} = V_{CC}/(R_C + R_{ca}) \qquad (1.32)$$

Determinado I_{CQ} de MES, podrá hallarse R_B de modo de cumplir con esta condición.

$$R_B = (V_{BB} - V_{BE})/(I_{CQ}/\beta_F) \qquad (1.33)$$

Entonces, la máxima amplitud de señal alterna a obtener, $\hat{V}_{ceM}$, será algo menor que el valor de V_{CEQ} correspondiente al punto de MES, teniendo en cuenta las deformaciones que se producen en la señal en los alrededores de la zona de saturación y corte.




Fig. 1.16

1.11. Transistor cargado mediante otro transistor polarizado con V_{BE} = cte. en lugar de R_C.

Dada una etapa amplificadora, en configuración emisor común – Fig. 1.17 -, donde $Av=v_o/v_i= -g_m(r_o//R_C)= -40mA/V.3K\Omega=-120$, despreciando la influencia de r_μ en el modelo de señal (como se hará siempre de aquí en adelante presuponiendo $r_\mu >> \beta r_o$), si se quisiera obtener un valor de ganancia mucho mayor, no solo debería aumentarse R_C, sino también V_{CC}. Por ejemplo: Para una Av = -240 (manteniendo la misma corriente), R_C = 6KΩ. En este caso, para no saturar al transistor, se de-

berá aumentar V_{CC}. Por ejemplo, V_{CC} = 12V. O sea que la potencia entregada por la fuente debe aumentar de 6mW a 12mW.

Para no modificar las condiciones de continua al querer aumentar la amplificación de señal, se deberá recurrir al uso de un transistor que actúe como carga de T_1 trabajando como una fuente de corriente y por lo tanto presentando una baja resistencia estática para la polarización y una alta resistencia dinámica para la señal en lugar de R_C – Fig. 1.17 -. En continua I_{ON} polariza a T_1, mientras que frente a incrementos presenta al transistor una carga R_{ON}.




Fig. 1.17

I_{ON} y R_{ON} : corriente y resistencia del equivalente Norton de la carga, respectivamente.

<u>Continua:</u> $I_{CQ} = I_{ON} + \frac{V_{CC} - V_{CQ}}{R_{ON}} \cong I_{ON}$ (si R_{ON} es suficientemente elevada)

<u>Alterna:</u> $A_v = v_o/v_i = -g_m(r_o//R_{ON})$ (1.34)




Fig. 1.18

Si implementamos la fuente de corriente con un transistor con V_{BEQ} = cte. -Fig. 1.18 -, dado que fijar I_{C2} con una fuente $V_{BB} = V_{BEQ}$ resulta prácticamente imposible con una característica de transferencia exponencial por la sensibilidad que debiera tener V_{BB}, la polarización de base de T_2 se realiza mediante un diodo de igual I_S que T_2. Este diodo se alimenta con una corriente Ir, denominada de referencia que fija su tensión V_{DQ}, la que polariza el diodo base-emisor de T_2. Este diodo se implementa mediante un transistor, con lo que resulta más fácil igualar sus características, obteniéndose una fuente de corriente denominada

espejo, pues I_{C2} reproduce el valor de Ir, salvo las diferencias que surgen del efecto Early y las corrientes de base.




Fig. 1.19

Por ejemplo, implementando la fuente de corriente con una espejo simple, como se indica en la Fig. 1.19, la polarización quedará determinada por la corriente de referencia Ir y las características estáticas de salida de T_1 y T_2, actuando las de este último como curvas de carga del primero – Fig. 1.20 -. En este caso, el punto de trabajo deberá ubicarse para cualquier valor de V_{BE1} sobre la característica de salida de T_2, cuyo V_{EB2} está determinado por Ir y T_3[(1)].

El punto de polarización Q se encontrará en la intersección de las características de salida correspon-dientes a V_{EB2} de T_2 y a V_{BEQ1} de T_1.

$$v_I = V_{IQ} + v_i = V_{BEQ1} + v_i \qquad (1.35)$$

Resulta evidente que si no se considerara el efecto Early en la determinación de $I_{CQ1} = I_{CQ2}$, *no resultaría posible determinar* V_{OQ}, dado que las características de salida serían horizontales. Por ello necesario utilizar aquí la ecuación completa de I_C para la determinación de V_{OQ}.

$$I_C = I_S e^{V_{BE}/V_T}\left(1+\frac{V_{CE}}{V_A}\right) \qquad (1.36)$$




Fig. 1.20

[(1)] Para evitar el análisis de las curvas en distintos cuadrantes, se tomarán los valores absolutos de V_{BE} e I_C o, lo que es lo mismo, se considera $V_{EB} > 0$ e I_C entrante por emisor para los PNP.

Si V_{BE1} disminuye, T_1 tenderá al corte y el transistor de carga T_2 deberá saturar, moviéndose el punto Q hacia Q_1. Si V_{BE1} aumenta, ocurrirá a la inversa, aproximándose el punto Q a Q_7. Con señal v_i aplicada, superpuesta al V_{BEQ1} de polarización, el punto de trabajo instante-neo se moverá sobre la característica de T_2 a V_{EB2} = cte., siempre que se puedan despreciar todos los efectos reactivos (la *"curva de carga estática"* coincidirá en este caso con la *"dinámica"*).

En la zona de trabajo en que T_1 y T_2 están en MAD:

$$A_v = \frac{v_o}{v_i} = -g_{m1}(r_{o1} // r_{o2}) = -\frac{I_{CQ1}}{V_T}\left(\frac{V_{A1}}{I_{CQ1}} // \frac{V_{A2}}{I_{CQ2}}\right) = -\frac{V_{A1}V_{A2}}{V_T(V_{A1}+V_{A2})} = -\frac{V_{Aef}}{V_T} \qquad (1.37)$$

donde: $V_{Aef} = \dfrac{V_{A1}V_{A2}}{V_{A1}+V_{A2}}$

El valor de A_v será la pendiente de la curva de transferencia $v_O = f(v_I)$ en la zona lineal – Fig 1.21 -. Puede aceptarse con escaso error que el rango aproximado de linealidad se extiende hasta alcanzar valores de V_{CE} entre 0,2V y 0,4V, es decir algo menor a la condición de saturación incipiente (V_{CB} = 0).




Fig. 1.21

1.12. Polarización en un JFET




Fig. 1.22

Para hacer una analogía con el bipolar, partimos del circuito de polarización fija Fig. 1.22 -. Tomamos en principio un circuito en el que, entre gate y source polarizamos directamente con una fuente V_{GG} = cte.

$V_{GSQ} = -V_{GG}$ porque como admitimos que $I_{GQ} = 0$, no hay caída en R_G. El signo negativo se debe a que en un JFET canal N, la juntura gate-canal queda en inversa – Fig. 1.23 -.




Fig. 1.23

El resistor R_G para la polarización podría no estar, ya que la tensión entre gate y source sería igualmente V_{GG}. Sin embargo, R_G impide que se cortocircuite la fuente de señal alterna del generador de excitación.

Desde el punto de vista de la polarización, $R_{Gmín}$ puede ser cero. El $R_{Gmín}$ es un valor determinado por la impedancia de entrada. No conviene un valor pequeño porque se pierde de ese modo una de las propiedades más importantes del FET, su elevada impedancia de entrada ($R_i = R_G//R_{ig}$, que en general será $R_i \cong R_G$). El problema es la determinación del valor de $R_{GMÁX}$. Por la juntura gate - canal, al estar polarizada en inversa, debe circular la corriente I_{GS} que sale desde gate, pues debe ir del material N que forma el canal, al P que forma el gate. La corriente I_{GS} circula por R_G causando una caída de tensión con la polaridad indicada:

$$V_{GS} = -V_{GG} + I_{GS}.R_G \qquad (1.38)$$

Si $I_{GS}.R_G \neq 0$ se podría pensar que se soluciona el problema aumentando V_{GG}, pero como I_{GS} es una corriente de saturación inversa de una juntura, tiene una gran inestabilidad térmica (se duplica cada 10°C de aumento de temperatura), lo que hace que el problema se agrave.

Si $I_{GS}.R_G$ no es despreciable ($I_{GS} \approx$ fA a nA), el punto de reposo se hace muy inestable por efectos de la temperatura; y por lo tanto, para lograr que Q sea estable, debe cumplirse que:

$$I_{GS}.R_G << V_{GG} \quad \Rightarrow R_{GMÁX} \approx 3 \text{ a } 4\ M\Omega \qquad (1.39)$$

Mientras no haya problemas térmicos o de dispersión, el circuito funciona perfectamente, pero se presenta una gran dificultad: se nece-

sitan dos fuentes y además de distinta polaridad. No se puede obtener V_{GG} a través de un divisor resistivo como en el caso de bipolares con V_{BB}, porque V_{DD} es positivo y V_{GG} es negativo (Se admite que la fuente de alimentación del circuito de drenaje posee una única polaridad).

De cualquier forma, el problema principal es la dispersión en las características del transistor JFET. El ancho del canal, t_o, es un parámetro muy variable de un ejemplar a otro. Los parámetros I_{DSS} y V_p son proporcionales a "t_o". Por ejemplo, los datos del fabricante pueden ser: $4mA < I_{DSS} < 16mA$ y $2V < |Vp| < 6V$. Se podría lograr "t_o" más estable haciendo el gate por implantación iónica, lo que tiene como desventaja un costo más alto y la disminución de la movilidad del canal. Lo normal es hacer el gate por difusión, con lo que "t_o" tiene una gran dispersión.

Se utiliza un circuito realimentado en continua, no sólo para estabilizar Q, sino también para no tener que usar dos fuentes de alimentación. Si bien en bipolares se puede utilizar polarización fija, en JFET nunca se usa dada la simplicidad del circuito de la Fig. 1.24.

1.13. Determinación del punto de reposo




Fig. 1.24

En los circuitos de polarización con transistores bipolares, la determinación del punto de reposo se simplifica mucho al admitir V_{BE} = cte. En los circuitos con JFET, la relación entre la corriente de salida y la tensión de entrada responde a una ecuación cuadrática, lo que hace mucho más incómoda la resolución algebraica a menos que se recurra a un programa de computadora o calculadora programable – Fig. 1.24 -.

Para realizar cálculos rápidos del punto de reposo, excepto en los circuitos de polarización fija, resulta simple recurrir a un método de tanteo, en el cual deben seguirse ciertas pautas para lograr una rápida convergencia. Para encarar la resolución por tanteo es necesario tener presente la forma de la característica del JFET que se indica en la figura; en la que se han marcado valores de V_{GS} que proporcionan algunos valores de I_D que son fracciones enteras de I_{DSS}.




Fig. 1.25

Para el circuito de la Fig. 1.25, para obtener el punto de reposo $Q(I_{DQ};V_{DSQ})$ deben plantearse tres ecuaciones. Dos de ellas permitirán encontrar I_{DQ} y la tercera, circulando por la malla de salida, permitirá hallar V_{DSQ}.

Para hallar I_{DQ} se debe plantear la ecuación de circulación de Kirchoff por la malla de entrada, que contenga a los terminales de compuerta (gate) y fuente (source) y la ecuación de transferencia del transistor, que supondremos en la zona de características saturadas (zona activa del FET).

$$V_{GS} = -I_D R_S$$

$$I_D = I_{DSS}(1 - V_{GS}/V_P)^2 \qquad (1.40)$$

En el sistema de ecuaciones (3.3), la primera ecuación determina las condiciones impuestas por el circuito y la segunda, las correspondientes al dispositivo. La resolución analítica surge de reemplazar una en otra y resolver la ecuación cuadrática resultante para obtener I_{DQ}, tomando siempre la solución correspondiente a la rama de la parábola de la función de transferencia de JFET que corta al eje vertical para $|V_{GSQ}| \leq |V_P|$.

La resolución por tanteo deberá tener en cuenta esta última condición, lo que implica que deberá cumplirse siempre que los valores de I_{DQ} y V_{GSQ} se encuentren entre los límites correspondientes:

$$0 \leq |I_{DQ}| \leq |I_{DSS}| \; ; \; 0 \leq |V_{GSQ}| \leq |V_P| \qquad (1.41)$$

Para el circuito de la Fig. 1.26, el sistema de ecuaciones para hallar I_{DQ} resulta ser el siguiente:

$$V_{GS} = V_{GG} - I_D R_S$$

$$I_D = I_{DSS}(1 - V_{GS}/V_P)^2 \qquad (1.42)$$




Fig.1.26

En base a la condición $0 \leq |V_{GS}| \leq |V_P|$, resulta de (1.42), que el valor de I_D en el circuito estará acotado entre:

$$|I_D|_{mín} = |V_{GG}|/R_S \text{ (para } V_{GS} = 0) \text{ e } |I_D|_{MÁX} = (|V_{GG}| + |V_P|)/R_S \text{ (para } V_{GS} = V_P)$$

(1.43)

Debiendo cumplirse además con la condición $|I_D R_S| \geq |V_{GG}|$, de modo de asegurar que la juntura gate - source quede polarizada en inversa. Al obtener la polarización resolviendo analíticamente la ecuación cuadrática resultante de reemplazar la ecuación del circuito en la de transferencia del JFET, tanto en (1.40) como en (1.43), conviene igualmente obtener los valores extremos dentro de los cuales estará acotada la corriente I_{DQ}, de modo de verificar la validez del resultado obtenido de la ecuación cuadrática.




Fig. 1.27

En todos los casos, ya sea para transistores bipolares o FET – MOSFET o JFET- (aunque se ha utilizado el símbolo de JFET) , para encontrar la corriente del punto de reposo deberá tenerse en cuenta la polaridad de la caída de tensión en R_E o R_S y la correspondiente V_{BE} o V_{GS}. Las mismas se indican en la Fig. 1.27, donde se han considerado el

sentido real de las corrientes de colector y drenaje y además se supuso que en el bipolar $I_E = I_C$.

2.- Conclusiones generales del análisis del funcionamiento de un amplificador con transistor bipolar en emisor común

La característica estática de transferencia de un TBJ trabajando en la zona de modo activo directo, será la indicada en la Fig. 2.1.




Fig. 2.1

$$I_C = I_S\,(e^{VBE/VT} - 1) \approx I_S\, e^{VBE/VT} \qquad (2.1)$$

Si g_m fuese constante, la máxima am-plitud $\hat{V}_{be}$ que podría aplicarse antes de en-trar en la zona de corte sería V_T = 25 mV.

Dado que g_m no es constante, desarro-llando en serie de Taylor la expresión de $i_C = f\,(v_{BE})$ se obtiene:

$$\hat{V}_{be} << 2V_T \qquad (2.2)$$

Para que el modelo circuital equivalente sea válido dentro de un error predeterminado, deberá fijarse una relación entre $\hat{V}_{be}$ y $2V_T$. Que en la condición (2.2) aparezca $2V_T$ en lugar de V_T significa considerar que el corte del dispositivo se produce con $2V_T$. Esto equivale a utilizar un g_m medio entre los puntos $i_C = I_{CQ}$ e $i_C = 0$ que, obviamente, será $g_m/2$.

Se deben distinguir dos formas de trabajo de una etapa amplificadora:

- **Bajas o pequeñas señales**: Debe cumplirse la condición (2.2). En este caso, la transconductancia g_m tiene un valor constante igual a la pendiente de la característica de transferencia en el punto *Q*.




Fig. 2.2

- **<u>Altas o grandes señales</u>**: Cuando se trabaja de extremo a extremo de la recta de carga dinámica. En este caso, no puede considerarse un valor fijo de g_m y, por lo tanto, de *ningún parámetro del circuito equivalente*. De cualquier modo, en la práctica se admite la validez del modelo aún para señales relativamente grandes, siempre que el transistor trabaje en *bajo nivel de potencia*, es decir que la potencia disipada por el dispositivo sin señal esté muy por debajo del valor máximo que puede disipar de acuerdo a sus características constructivas. Esta es una aproximación válida para cálculos rápidos y no muy precisos (trabajaremos con un error entre el 5% y el 10% según lo que se requiera).

2.1. Etapa básica

Para el estudio de la etapa indicada en la Fig. 2.2, en principio es conveniente explicitar los circui-tos equivalentes de continua y de alterna:

a) <u>Circuito de continua</u> – Fig. 2.3 -:




Fig. 2.3

V_C, V_B, V_E son las tensiones de los electrodos contra común. En este caso:

$V_B = V_{BE}$

$V_C = V_{CE}$

$V_E = 0$

Determinar el valor de *Q* significa determinar: Q= (I_{CQ} ; V_{CEQ}) ; V_{CQ} ; V_{BQ} ; V_{EQ}.

Las ecuaciones a plantear serán:

- Circulación por la malla de entrada: $V_{BB} = I_B.R_B + V_{BE}$
- Circulación por la malla de salida: $V_{CC} = I_C.R_C + V_{CE}$ (2.3)
- Ecuación del dispositivo: $I_C = \beta_F.I_B$

La corriente I_{CQ} se obtiene del planteo de una malla que contenga el diodo base-emisor:

$$I_{CQ} = \beta_F \cdot \frac{V_{BB} - V_{BE}}{R_B}$$
$$V_{CEQ} = V_{CC} - I_{CQ} R_C \qquad (2.4)$$

La tensión V_{BE} en directa se supondrá prácticamente constante e igual a $V_{BE} \cong 0{,}7V$. La *RCE* sobre las características de salida será:

$$I_C = -\frac{1}{R_C} V_{CE} + \frac{V_{CC}}{R_C} \qquad (2.5)$$

Notar que el valor de I_{CQ} bajo condiciones de modo activo *siempre queda determinado por la malla de entrada que debe contener al diodo base-emisor*. Si se elige I_{CQ} de modo de cumplir con alguna condición impuesta por el circuito de salida, su valor deberá fijarse mediante el circuito de polarización del diodo base-emisor.

b) Circuito de alterna – Fig. 2.4 -:




Fig. 2.4

Los capacitores de acople sirven para que no circule corriente continua por la carga y por el generador de excitación. La resistencia $R_{ca} = R_c // R_L$ representa la carga total para la señal alterna. El lugar geométrico de los puntos de trabajo *instantáneos o dinámicos* Q_i *es la recta de carga dinámica –RCD-*, y se obtiene a partir de:

$$v_{ce} = -i_c.R_{ca} \qquad (2.6)$$

Siendo las señales alternas, incrementos a partir de un punto de reposo Q, (2.6) será:

$$v_{CE} - V_{CEQ} = -(i_C - I_{CQ}).R_{ca} \qquad (2.7)$$

Despejando i_C de (2.7), se obtiene la *RCD*:

$$i_C = -\frac{1}{R_{ca}} v_{CE} + \frac{V_{CEQ}}{R_{ca}} + I_{CQ} \qquad (2.8)$$

La expresión (2.8) representa la ecuación de una recta de pendiente $-1/R_{ca}$ que pasa por el punto *Q*. Siendo:

$$\Delta i_C = -\Delta v_{CE}/R_{ca} \qquad (2.9)$$

Cuando $i_C = 0$: $\Delta i_C = -I_{CQ} \Rightarrow \Delta v_{CE} = I_{CQ}.R_{ca}$ (2.10)

Cuando $v_{CE} = 0$: $\Delta v_{CE} = -V_{CEQ} \Rightarrow \Delta i_C = V_{CEQ}/R_{ca}$ (2.11)




Fig. 2.5

Por lo tanto:

Para $i_C = 0$: $v_{CE} = V_{CEQ} + I_{CQ}.R_{ca}$ (2.12)

Para $v_{CE} = 0$: $i_C = I_{CQ} + V_{CEQ}/R_{ca}$ (2.13)

La representación de RCE y RCD será la indicada en la Fig. 2.1.

La *RCD* coincidirá con la *RCE* si el camino de la señal alterna coincide con el camino de la continua (sin capacitores en la malla de salida).

2.2. Comportamiento en gran señal

Supongamos que en el semiciclo negativo de v_{be} se lleve al dispositivo de la Fig. 2.6 al corte para t = 3.T/4, donde $\hat{I}_L = \hat{V}_{ce}/R_L$. Como vemos, a pesar de encontrarse en ese instante el dispositivo al corte, existe sobre R_L una caída $\hat{V}_{ce}$ que exige una corriente $\hat{I}_l$, si bien $i_C = 0$ – Fig. 2.7 -.




Fig. 2.6

Siendo el transistor cortado una llave abierta, el circuito correspondiente al instante t = 3.T/4 será el indicado en la Fig. 2.7, siendo la caída sobre el capacitor V_{CEQ}.




Fig. 2.7

La tensión v_{CE} será: $v_{CE} = V_{CEQ} + v_{ce}$ (2.14)

Circulando por la malla de salida: $V_{CC} - V_{CEQ} = \hat{I}_L \left(R_C + R_L \right)$ (2.15)

$$\hat{V}_{ce} = \hat{I}_L \cdot R_L$$

Siendo:

$$\hat{V}_{ce} = \frac{V_{CC} - V_{CEQ}}{R_C + R_L} \cdot R_L \qquad (2.16)$$

Multiplicando y dividiendo por R_C: $\hat{V}_{ce} = \frac{V_{CC} - V_{CEQ}}{R_C} \cdot R_C \,//\, R_L$ (2.17)

Recordando que:

$$\left.\begin{array}{l} \dfrac{V_{CC} - V_{CEQ}}{R_C} = I_{CQ} \\ R_C \,//\, R_L = R_{ca} \end{array}\right\} \Rightarrow \hat{V}_{ce} = I_{CQ} R_{ca} \qquad (2.18)$$




Fig. 2.8

Supongamos ahora que durante el semiciclo positivo de v_{be} se lleva al dispositivo a saturación para t = T/4, donde: $I_L = \hat{V}_{ce} / R_L$. Como vemos, a pesar de encontrarse el dispositivo en dicho instante en saturación ($v_{CE} = 0$), existe sobre R_L una caída $\hat{V}_{ce}$ – Fig. 2.9 -.




Fig. 2.9

Comportándose el transistor en saturación como una llave cerrada, el circuito correspondiente al instante t = T/4 será el de la Fig. 2.10.

Siendo la tensión sobre el capacitor V_{CEQ}: ($\hat{V}_{ce} = V_{CEQ}$)

Por lo tanto: $\hat{I}_L = V_{CEQ} / R_L$




Fig. 2.10

La corriente que circula en dicho instante será:

$$i_{Cmáx} = \frac{V_{CEQ}}{R_L} + \frac{V_{CC}}{R_C} \qquad (2.19)$$

Sumando y restando V_{CEQ} / R_C:

$$i_{Cmáx} = \frac{V_{CC} - V_{CEQ}}{R_C} + \frac{V_{CEQ}}{R_C // R_L} \qquad (2.20)$$

Recordando que:

$$\left.\begin{array}{l} \dfrac{V_{CC} - V_{CEQ}}{R_C} = I_{CQ} \\ R_C // R_L = R_{ca} \end{array}\right\} i_{Cmáx} = I_{CQ} + \frac{V_{CEQ}}{R_{ca}} \qquad (2.21)$$

Si el transistor se mantiene durante un lapso en saturación, el capacitor comienza a descargarse y las condiciones de funcionamiento varían. Admitiendo que la constante en tiempo del capacitor de acople con R_L es suficientemente grande frente al período de la señal, de forma tal que mientras exista recorte no se descarga, existirá un recorte abrupto de la señal de salida.

Cuando hay recorte, en estado estacionario, si la constante de tiempo asociada al capacitor es mucho mayor que el período de la señal, este se cargará con V_{CE} (valor medio) en lugar de V_{CEQ} corriéndose la recta de carga dinámica de modo de cortar a la estática en el punto I_C-V_{CE}.

En estas condiciones, la tensión de recorte por corte será $V_{CE} + I_C R_{ca}$ y la corriente de recorte por saturación resultará $I_C + V_{CE}/R_{ca}$. Si el transistor entra en corte en una parte del semiciclo negativo de la señal de entrada, se tendrá – Fig. 2.11 y Fig. 2.12-:




Fig. 2.11

La corriente I_{CQ} no alcanza para tener una I_C como la que exige el circuito de entrada (el transistor recorta por “falta de corriente”). Por lo tanto se elevará la corriente del punto de reposo.




Fig. 2.12

Supongamos que el transistor entra en saturación en una parte del semiciclo positivo de la señal de entrada – Fig. 2.13 y Fig. 2.14 -.




Fig. 2.13




Fig. 2.14

La tensión V_{CEQ} no alcanza para dar una tensión $\hat{V}_{ce}$ como la que exige la señal de entrada (el transistor recorta por “falta de tensión”). Por lo tanto se elevará la tensión de punto de reposo.

Para medir la corriente de colector sin “levantar el circuito”, es decir desoldarlo de la placa donde esté montado, Se procederá de forma indire-

cta, tomando tensión sobre una resistencia. Midiendo tensión continua con un voltímetro de continua sobre R_C:




Fig. 2.15

Sin señal $\rightarrow I_{CQ}$; Con señal $\rightarrow \bar{I}_C$

$$\bar{I}_C = I_{CQ} + \bar{i}_c$$

$\bar{I}_C$: valor medio total ; $\bar{i}_c$: valor medio de la componente alterna superpuesta.

Midiendo tensión continua con un voltímetro de continua entre colector y emisor:

Sin señal $\rightarrow V_{CEQ}$; Con señal $\rightarrow \bar{V}_{CE}$

$$\bar{V}_{CE} = V_{CEQ} + \bar{V}_{ce}$$

$\bar{V}_{CE}$: valor medio total ; $\bar{V}_{ce}$: valor medio de la componente alterna superpuesta. Por lo tanto:

$$\text{corte} \begin{cases} \bar{I}_C > I_{CQ} \\ \bar{V}_{CE} < V_{CEQ} \end{cases}$$

$$\text{saturación} \begin{cases} \bar{I}_C < I_{CQ} \\ \bar{V}_{CE} > V_{CEQ} \end{cases} \qquad (2.22)$$

Puede suceder que:

- Aumentando la señal desde cero, el voltímetro no cambie el valor indicado. Es decir, el punto Q se encuentra en el centro de la *RCD*.
- Aumentando la señal, la lectura aumente y luego disminuya. O sea, comienza a recortar por la variación de la carga de los capacitores.

Utilizando un osciloscopio – Fig. 2.16 -, si se va elevando la señal de entrada desde cero muy lentamente pueden observarse dos casos:




Fig. 2.16

- El recorte por corte, donde la onda se va achatando lentamente (debido a la curvatura de la característica del diodo de entrada) hasta que luego de un aumento aceptable de la amplitud de onda comienza a recortar en forma neta.

- El recorte por saturación, donde el recorte neto se produce apenas se aumenta la señal.

El límite de linealidad o gran deformación debe preverse un poco antes de la saturación o el corte para asegurar una señal sin deformaciones apreciables (aunque en la práctica, generalmente se desprecie inicialmente V_{CEK} e I_{Cmin}), es decir:

$I_{Cmín}$ = 5% o 10% de I_{CQ} y *$V_{CEK} \cong 0,6V$*

$$\begin{aligned} \hat{V}_{cems} &= V_{CEQ} - V_{CEK} \\ \hat{V}_{cemc} &= \left(I_{CQ} - I_{C\min}\right) R_{ca} \end{aligned} \qquad (2.23)$$

La máxima tensión sin recorte será la menor de ambas. Por otro lado, la condición de *máxima excursión simétrica* será:

$$\hat{V}_{cems} = \hat{V}_{cemc} \Rightarrow V_{CEQ} - V_{CEK} = \left(I_{CQ} - I_{C\min}\right) R_{ca} \qquad (2.24)$$

A0.2 - Análisis en pequeña señal de circuitos con un sólo transistor y sus distintas configuraciones

3.- Análisis en pequeña señal de circuitos con un transistor de Efecto de Campo

El análisis del funcionamiento con señal utilizando estos transistores (JFET o MOSFET) es idéntico al efectuado para bipolares – Fig. 3.1 -. Lo que cambia es el estudio de la continua de polarización.




Fig. 3.1

Si se definiera para la señal, una amplificación de corriente en bajas fre-cuencias con la salida en cortocircuito β_{FET}, similar al β_o del transistor bipolar, suponiendo en principio un valor finito de r_{gs} (en el límite se lo hará tender a infinito cuando corresponda) de modo de facilitar la utilización del teorema de reducción por relación de corrientes, resulta:

$$\beta_{FET} = i_d/i_g|_{vds=0} = g_m r_{gs}$$

Donde: $g_m = -(2/V_p).\sqrt{I_{DQ}} \cdot I_{DSS}$ en un JFET

y $g_m = 2\sqrt{k}.\ I_{DQ}$ en un MOSFET

Los restantes parámetros del modelo incremental básico serán:

$r_{ds} = 1/\lambda I_{DSE} \approx 1/\lambda I_{DQ}$ que resulta en muchos casos despreciable.

r_{gs} que en general no se incluye en el modelo pues su valor es del orden de decenas de MΩ en un JFET y GΩ en el MOSFET.




Fig. 3.2

Las expresiones finales no deben quedar en función del β_{FET}, ya que, si bien es útil para el análisis operativo al obtener las expresiones, en los FETs no existe amplificación de corriente en continua (tener en cuenta que en señal esta amplificación existirá y será función de la frecuencia, debido a la capacitancia C_{gs}, pudiéndose despreciar su efecto en frecuencias medias y bajas). Las ecuaciones finales deberán quedar en función de g_m y r_{ds} (si fuese necesario) – Fig. 3.2 -.




Fig. 3.3

Debe observarse que la caída v_{gs} de alterna no siempre va a ser despreciable frente a la caída que pudiera haber en el terminal de fuente (source), ya que v_s/v_g resulta nor-malmente inferior a v_e/v_b debido a la diferencia en los valores de g_m.

Para el análisis de la expresión de la resistencia de entrada en una etapa amplificadora realimentada por source o seguidora, con FET – Fig. 3.3 -, de acuerdo a lo dicho, resulta fácilmente obtener por inspección la expresión siguiente:

En un FET: $R_{ig} = r_{gs} + \beta_{FET}R_S = r_{gs}(1 + g_mR_S) \rightarrow \infty$ (3.1)

Notar la similitud con TBJ : $R_{ib} = r_\pi(1 + g_mR_E) > r_\pi$ pero finito.

Para igual orden de valores de R_S y R_E y de corriente de polarización, el g_m en el bipolar es mucho mayor que en un FET (del orden de 10 veces). Es decir, $g_mR_E >> 1$, en tanto que g_mR_S puede no serlo.




Fig. 3.4

En el caso de la resistencia de salida de un seguidor por fuen-te – Fig. 3.4 -:

$$R_o = \frac{r_{gs} + R_G // R_S}{\beta_{FET}} = \frac{r_{gs} + R_G // R_S}{g_m r_{gs}} \cong \frac{1}{g_m} \qquad (3.2)$$

La impedancia de salida en una configuración drain común, es $1/g_m$ –salvo algún caso muy particular- (que por equivalencia con el TBJ la denominaremos r_d). Debe te-nerse en cuenta que en los FET siempre será $r_d = 1/g_m$, en tanto que en los TBJ resulta estrictamente $r_d = \alpha/g_m$, aunque en la mayoría de los casos bastará considerar $r_d \approx 1/g_m$.

3.1. Estudio de circuitos FET en sus tres configuraciones

Para la determinación de los parámetros de alterna se siguen exactamente los mismos procedimientos vistos para transistores bipolares, utilizándose normalmentelos teoremas de reducción y trabajando con un β_{FET} de bajas frecuencias definido como $\beta_{FET} = g_mr_{gs}$, debiéndose colocar las expresiones finales en función de g_m, que es el obtenible para el caso de un FET en forma directa.

- Configuración en fuente (source) común – Fig. 3.5 -:

A partir del circuito completo deberá dibujarse primero el circuito de alterna, sin reemplazar al transistor por su modelo equivalente; y los distintos parámetros de alterna se obtendrán por inspección en forma inmediata, pues r_{dg} resultará casi siempre despreciable.

Siendo $i_d = g_mv_{gs}$ resultará:

$$A_v = \frac{v_{ds}}{v_{gs}} = -g_m\left(r_{ds} // R_D // R_L\right)$$

Si $r_{ds} >> R_D//R_L = R_{Da} \Rightarrow A_v = \frac{v_{ds}}{v_{gs}} = -g_m R_{Da}$

$$R_{ig} = \frac{v_{gs}}{i_g} = r_{gs} \Rightarrow R_i = \frac{v_{gs}}{i_s} = R_G // R_{ig} \qquad (3.3)$$

Como normalmente $r_{gs} >> R_G$, será $R_i \cong R_G$

$$A_{vs} = \frac{v_{ds}}{v_s} = A_v T_i = -g_m R_{Da} \frac{R_i}{R_s + R_i}$$

$R_{od} = r_{ds}$ (o $R_{od} \to \infty$ si se desprecia r_{ds}) $\Rightarrow R_o = R_D//R_{od} \cong R_D$




Fig. 3.5

Si en el circuito de source común hay un resistor sin desacoplar para la señal alterna se tendrá:

$$R_{ig} = \frac{v_g}{i_g} = r_{gs} + \beta_{FET} R_S = r_{gs} + g_m r_{gs} R_S = r_{gs}(1 + g_m R_S)$$

$$R_{od} = v_{dp}/i_{dp} = r_{ds}[1 + (g_m r_{gs} R_S)/(R_S + r_{gs} + R_G) = r_{ds}(1 + g_m R_S) \qquad (3.4)$$

$$A_v = \frac{v_d}{v_s} = -g_m R_{Da} \frac{r_{gs}}{r_{gs} + g_m r_{gs} R_S} = \frac{-g_m R_{Da}}{1 + g_m R_S}$$

En este caso, como para igual corriente de reposo $g_{mFET} << g_{mTBJ}$, debe analizarse para cada caso particular si puede o no despreciarse la unidad frente a $g_m R_S$.

- Configuración en compuerta (gate) común – Fig. 3.6 -:

La resistencia dinámica vista desde el terminal de source, mirando hacia el transistor entre este terminal y el de gate resulta ser análoga a la que se tiene en el transistor bipolar entre emisor y base mirando desde el emisor; es decir g_m^{-1} (obviamente en el FET el factor α_o es igual a la unidad). Este hecho se debe a que, al aplicar un incremento de tensión entre gate y source, la corriente circulante por el terminal de fuente será β_{FET} veces mayor que la que circule por r_{gs}, de manera que su efecto sobre el terminal de source será equivalente al de una resistencia de valor: $r_{gs}/\beta_{FET} = r_{gs}/g_m r_{gs} = g_m^{-1}$.




Fig. 3.6

$$A_v = \frac{v_{dg}}{v_{sg}} = g_m R_{Da} \qquad (3.5)$$

Si $r_{ds} >> R_{da}$: $R_{is} = \frac{v_{sg}}{i_s} = \frac{1}{g_m} \Rightarrow R_i = R_S // R_{is}$; en caso contrario ($R_{da} \to \infty$): $R_{is} = r_{gs} \to \infty$

$$A_{vs} = \frac{v_{dg}}{v_s} = g_m R_{Da} \frac{R_i}{R_s + R_i}$$

$R_{od} \to \infty$ (si se desprecia r_{ds}) $\Rightarrow R_o = R_D // R_{od} \cong R_D$

De lo contrario será válida la ecuación de R_{od}:

$R_{od} = v_{dp} / i_{dp} = r_{ds} [1 + (g_m r_{gs} R_S)/(R_S + r_{gs} + R_G)] = r_{ds} (1 + g_m R_S)$

que se obtiene en base a la reducción analizada en el Cap. IV.

En ella deberá reemplazarse R_S por $R_S // R_s$, la que se reducirá a r_{ds} si se excita al gate común con un generador de tensión cercano a uno ideal, ya que en ese caso el valor de R_{od} a obtener será con la entrada entre source y gate en cortocircuito:

$R_{od} = v_{dp} / i_{dp}\,|_{vgs=0} = r_{ds}$

Si la resistencia del terminal de gate quedara sin desacoplar para la alterna, llamando v_S a la tensión de fuente contra común (distinguirla de la tensión de vacío del generador de excitación v_s), los parámetros característicos de alterna serán:

$$R_{is} = \frac{v_S}{i_S} = \frac{1}{g_m} + \frac{R_G}{\beta_{FET}} = \frac{1}{g_m} + \frac{R_G}{g_m r_{gs}} = \frac{1}{g_m}\left(1 + \frac{R_G}{r_{gs}}\right) \cong \frac{1}{g_m}$$

Ya que normalmente será $r_{gs} >> R_G$.

- <u>Configuración de seguidor por fuente (source) o drain común - Fig. 3.7 -:</u>

$$R_{ig} = \frac{v_g}{i_g} = r_{gs} + \beta_{FET}(R_S // R_L) = r_{gs} + g_m r_{gs} R_{Sa} = r_{gs}(1 + g_m R_{Sa})$$

$$R_i = \frac{v_g}{i_s} = R_G // R_{ig} \qquad (3.6)$$

$$A_v = \frac{v_S}{v_g} = \frac{\beta_{FET} R_{Sa}}{r_{gs} + \beta_{FET} R_{Sa}} = \frac{g_m R_{Sa}}{1 + g_m R_{Sa}} \Rightarrow A_{vs} = \frac{v_S}{v_g} = \frac{g_m R_{Sa}}{1 + g_m R_{Sa}} \frac{R_i}{R_s + R_i}$$

$$R_{os} = \frac{v_{Sp}}{i_{Sp}} = \frac{1}{g_m} + \frac{R_s // R_G}{\beta_{FET}} \cong \frac{1}{g_m} \Rightarrow R_o = \frac{v_{Sp}}{i_{Lp}} \cong R_S // \frac{1}{g_m}$$




Fig. 3.7

4.- Análisis en pequeña señal de circuitos con un transistor bipolar

En teoría, podrían existir seis configuraciones diferentes de etapas amplificadoras con un transistor. Sin embargo, por la forma de funcio-

namiento del dispositivo, la base o emisor (gate ó source) corresponderán el electrodo no común de control (entrada) y el colector o emisor (drain o source) al electrodo no común controlado (salida). Es decir, la tensión que controla la corriente de salida (V_{BE} ó V_{GS}) deberá encontrarse en la malla que se cierra a través del electrodo de entrada y el terminal común.

Por lo tanto, las tres configuraciones básicas serán:

- Emisor común (source común):Entrada por base (gate) – Salida por colector (drain)
- Base común (gate común):Entrada por emisor (source) – Salida por colector (drain)
- Colector común (drain común):Entrada por base (gate) – Salida por emisor (source)

4.1. Configuración en emisor común (source común)

En la Fig. 4.1 se indican el circuito completo, el equivalente de señal, sin reemplazar al transistor por su modelo y el equivalente de señal reemplazando al TBJ por su modelo de pequeña señal.




Fig. 4.1

Despreciando r_μ, la amplificación de tensión, la resistencia de entrada vista desde el terminal de base y la de salida vista desde el terminal de colector, serán respectivamente:

con $r_o >> R_{ca}$:

$$A_v = \frac{v_{ce}}{v_{be}} = \frac{v_{ce}}{v_{b'e}} \cdot \frac{v_{b'e}}{v_{be}} = -g_m R_{ca} // r_o \frac{r_\pi}{r_x + r_\pi} = -\beta_0 \frac{R_{ca}}{r_x + r_\pi} \qquad (4.1)$$

$$\left.\begin{aligned} R_{ib}\big|_{v_{ce}=0} &= r_\pi // r_\mu \cong r_\pi \\ R_{ib}\big|_{i_c=0} &= r_\pi \end{aligned}\right\} \qquad \left.\begin{aligned} R_{oc}\big|_{v_{be}=0} &= r_\mu // r_0 \cong r_0 \\ R_{oc}\big|_{i_b=0} &= r_0 \end{aligned}\right\}$$




Fig.4.2

A los efectos de la entrada, r_x podrá simplificarse si $r_x << r_\pi$ - Fig. 4.2 -. De esta forma, (4.1) se reduce a (4.2):

$$A_v = -g_m R_{ca} \qquad (4.2)$$

En general, el valor de r_x no se conoce con exactitud, pero resulta del orden de decenas a cientos de ohms. Por lo tanto, mientras r_π sea de algunos KΩ, r_x podrá despreciarse dentro de un 10% de error. Para valores menores de r_π, podrá despreciarse pero con un error mayor.[(1)]

El desprecie de r_μ resulta válido a partir de analizar que la corriente del generador controlado que se deriva a través de ella, resulta mucho menor que la que circula por r_o //R_{ca}. Para simplificar r_o, se analizará el circuito de la Fig. 4.4. Siendo la amplificación en vacío:

$$v_{ce} = -g_m v_{be}(r_0 // R_{ca}) \Rightarrow A_v = -g_m(r_0 // R_{ca}) \qquad (4.3)$$

$$A_v\big|_{i_c=0} = -g_m r_0 = -\frac{V_A}{V_T} = -\frac{1}{\mu} \qquad (4.4)$$




Fig. 4.3

Por lo tanto, la condición hallada para despreciar r_o será $R_{ca} << r_o$:

(1) A frecuencias medias, r_x suele despreciarse, mientras su valor no resulte comparable a r_π. Sin embargo, la influencia de r_x se hace notar en altas frecuencias ya que, como se verá, puede llegar a limitar la respuesta en frecuencia de un amplificador con TBJ, determinando la constante de tiempo asociada a las capacitancias de base, especialmente en un base común.

$$|A_v| << \frac{1}{\mu} \qquad (4.5)$$

En los transistores discretos NPN o PNP y en los integrados planares epitaxiales NPN, la influencia de r_μ se admitirá siempre despreciable ($r_\mu >> \beta_o r_o$).

En los PNP integrados de tipo lateral o vertical (de sustrato), r_μ se desprecia en una primera aproximación, sólo teniéndose en cuenta si existen valores de resistencias en el circuito que sean del orden de $\beta_o r_o$. Obviamente, aún en el caso de los PNP integrados, siempre que se desprecie el efecto de r_o podrá hacerse lo mismo con r_μ, lo que significa que el efecto Early es despreciable. De acuerdo con (4.5), si $\mu = 2.10^{-4}$ para despreciar r_o se deberá cumplir que $A_v << 5000$.

4.2. Configuración en base común

En la Fig. 4.4 se indican el circuito completo, el equivalente de señal, sin reemplazar al transistor por su modelo y el equivalente de señal reemplazando al TBJ por su modelo de pequeña señal (sin considerar r_x).




Fig. 4.4

La amplificación de tensión despreciando r_o y r_μ, la resistencia de entrada vista desde el terminal de emisor y la de salida vista desde el terminal de colector sin despreciarlas, serán respectivamente:

$$A_v = \frac{v_{cb}}{v_{eb}} = g_m R_{ca} \qquad (4.6)$$

$$R_{ie}\big|_{v_{cb}=0} = v_{eb}/i_e\big|_{v_{cb}=0} = r_d \,//\, r_0 \cong r_d \qquad R_{oc}\big|_{v_{eb}=0} = \left.\frac{v_{cbp}}{i_{cp}}\right|_{v_{eb}=0} \cong r_0$$

$$R_{ie}\big|_{i_c=0} = v_{eb}/i_e\big|_{i_c=0} \cong r_\pi \qquad R_{oc}\big|_{ie=0} = \left.\frac{v_{cbp}}{i_{cp}}\right|_{i_e=0} \cong \beta_0 r_0 \qquad (4.7)$$

4.3. Comparación entre base común y emisor común

$$A_v(E-común) = -A_v(B-común)$$
$$r_d \le R_{ie} \le r_\pi = R_{ib} \qquad (4.8)$$
$$r_0 = R_{oc}(E-común) \le R_{oc}(B-común) \le \beta_0 r_0$$

4.4. Configuración en colector común

En la Fig. 4.5 se indican el circuito completo, el equivalente de señal, sin reemplazar al transistor por su modelo y el equivalente de señal reemplazando al TBJ por su modelo de pequeña señal (sin considerar r_x).

La amplificación de tensión despreciando r_o y r_μ, la resistencia de entrada vista desde el terminal de base y la de salida vista desde el terminal de emisor, serán respectivamente:

$$A_v = \frac{v_e}{v_b} = \frac{\beta_0(R_E // R_L)}{r_\pi + \beta_0(R_E // R_L)} \qquad (4.9)$$




Fig. 4.5

$$R_{ib} = r_\pi + \beta_0(R_E // R_L // r_0) \cong r_\pi + \beta_0(R_E // R_L)$$

$$R_{oe} = \frac{1}{g_m} + \frac{R_B // R_s}{\beta_0} = r_d + \frac{R_B // R_s}{\beta_0}$$

Puede llegarse a las expresiones (4.9) haciendo un ***análisis por inspección*** del circuito – Fig. 4.6-. Para hallar el circuito equivalente de entrada, por R_{Ea} circula en el circuito original una corriente i_e. Sin embargo, al reflejarla a la base (mirando desde la base) como una resistencia equivalente en serie con r_π, deberá circular por ella i_b. Para que los circuitos sean equivalentes a los efectos de la entrada, tiene que conservarse la tensión v_e. Por lo tanto, al circular una corriente (β_o+1) veces menor, la resistencia equivalente deberá ser $(\beta_o+1) \cong \beta_o$ veces mayor.




Fig. 4.6

De igual modo, para obtener la resistencia de salida – Fig. 4.7 -, debe notarse que en el semiciclo en que i_e es entrante i_b será saliente, por lo que $R_B//R_s$ aparece en serie con la resistencia del TBJ vista desde el emisor (r_d). Como por $R_B//R_s$ circula la corriente i_b, en tanto que al reflejarla en el circuito de emisor circulará i_e, al considerar una corriente (β_o+1) veces mayor la resistencia vista deberá ser (β_o+1) veces menor, de modo que conservar la caída de potencial v_b entre sus terminales.




Fig. 4.7

$$\left(R_B // R_A\right)^* = \frac{R_B // R_A}{\beta_0} \qquad (4.10)$$

Al ser, en muchos casos $\beta_o R_{Ea} >> r_\pi$, la amplificación de tensión entre terminales resulta $A_v = v_e/v_b \cong +1$, razón por la cual este circuito suele denominarse *seguidor por emisor*, pues la tensión entre emisor y común sigue a la que se aplica entre base y común en amplitud y fase, pero las impedancias que se ven entre los terminales son muy distintas, ya que presenta alta impedancia al generador de excitación y baja impedancia a la carga.

4.5. Circuito de polarización con Bootstrap.

El circuito de colector-común se usa para obtener alta impedancia de entrada, lo mismo que un emisor común realimentado por emisor.

Siendo $R_i = R_{ib}//R_B$, muchas veces, por problemas de estabilidad se necesita R_B pequeño lo cual disminuye la resistencia de entrada del circuito, por ejemplo, poniendo un divisor resistivo –Fig. 4.8 -. El pro-

blema, en particular si R_B debe ser pequeña, que presenta este circuito es que $R_B = R_{B1}//R_{B2}$ queda en paralelo con la entrada, bajando R_i.




Fig. 4.8

Cuando se utiliza un seguidor o un Ec con realimentación por emisor, es porque R_s es muy alta y se busca R_i también muy alta de forma de obtener $A_{vs} \cong A_v$. Pero si R_B disminuye la resistencia de entrada, la ventaja del seguidor se pierde en la inclusión de R_B. Por ello se busca un circuito donde una R_i elevada pueda casi inde-pendizarse de R_B, es decir, de la red de pola-rización de base. Para ello se utiliza el circuito Bootstrap – Fig.4.9 -.




Fig. 4.9

El circuito de pequeña señal será el de la Fig. 4.4. Como vemos, R_{B3} queda en paralelo con r_π y $R_{B1}//R_{B2}=R_B$, en paralelo con R_E y R_L. La ten-sión entre los bornes de R_{B3} es la diferencia entre v_b y v_e y siendo:




Fig. 4.10

$$v_b \cong v_e \Rightarrow i_p \cong 0 \qquad (4.11)$$

Para ver como influye R_{B3} en la R_i, reflejamos a la entrada por relación de tensiones y el equivalente de alterna es el de la Fig. 4.11.

Como A_v es muy próximo a la unidad, R_{B3} se refleja a la entrada como una resistencia muy alta de modo que influye poco sobre R_i.

De este modo el Bootstrap utiliza el efecto de reducir mediante relación de tensiones para eliminar la incidencia de polarización de base sobre la impedancia de entrada. Si reflejamos R_{B3} a la salida puede obtenerse una resistencia negativa, pero, en general, es tan grande en valor absoluto que no se considera pues:




Fig. 4.11

$$R_1 // (-R_2) = \frac{-R_1 R_2}{R_1 - R_2} \rightarrow \text{si} \quad |-R_2| >> R_1 \quad \Rightarrow \quad (-R_2) // R_1 > 0$$

Como en general, R_{B3} reflejada a la salida es tan grande frente a $R_B // R_E // R_L$, no sólo será positivo el paralelo total sino que, en general, puede no considerarse R_{B3} reflejada. La R_{ib} será la misma que en el seguidor; solo que en lugar de aparecer $R_{Ea} = R_E // R_L$ aparecerá $R_{Ea} // R_B$.

$$R_{ib} = r_\pi + \beta_0 (R_B // R_{Ea}) \qquad (4.12)$$

en general $R_B >> R_{Ea}$ pudiéndose despreciar en el paralelo.

La resistencia de entrada R_i vista desde la fuente será:

$$R_i = \frac{R_{B3}}{1 - A_v} // R_{ib} \qquad (4.13)$$

De esta manera se logra minimizar la influencia de la red de polarización reflejando una resistencia de valor mucho mayor. Otra forma de obtener la resistencia de entrada puede realizarse con un análisis por inspección. Comparando con el seguidor sin bootstrap –Fig. 4.12-:




Fig. 4.12

Sin Bootstrap: Con Bootstrap:

$$R_{Ea}{}^{*} = \frac{i_c}{i_b} \cdot R_{Ea} = \beta_0 R_{Ea} \qquad R_{Ea}{}^{*} = \frac{i_c}{i_s} \cdot \left(R_{Ea} // R_B\right) = g_m \left(r_\pi // R_{B3}\right)\left(R_{Ea} // R_B\right)$$

Siendo: $R_{ib} = r_\pi + \beta_0 R_{Ea}$ Siendo: $R_i = \left(R_{B3} // r_\pi\right) \cdot \left[1 + g_m \left(R_{Ea} // R_B\right)\right] = R_{ib}$

Expresión a la que se llega si se reemplaza en (4.13) A_v por:

$$Av = \frac{\beta_0 \left(R_{Ea} // R_B\right)}{r_\pi + \beta_0 \left(R_{Ea} // R_B\right)}$$

Por inspección del circuito de señal original, sin reemplazar al transistor por su modelo y despreciando r_o, se obtiene que:

$A_i = - i_e / i_s = [g_m (R_{B3} // r_\pi) + 1] \approx i_c / i_s = g_m (R_{B3} // r_\pi)$

tomando la referencia positiva de i_e entrante por emisor, y que es análoga a la expresión de:

$A_i = - i_e / i_b \approx i_c / i_b \approx \beta = i_c / i_b \,|_{vce=0} = g_m r_\pi$




Fig. 4.13

Para obtener la resistencia de salida, R_{oe}, deberá colocarse un generador de prueba v_{ep} entre emisor y común – Fig. 4.13 -. Si se quiere reflejar R_{B3} al emisor, haciendo uso del teorema de reducción de Millar, deberá tenerse en cuenta que en este caso la amplificación a considerar será la amplificación inversa $A_{vINV} = v_b / v_{ep}$. Si se obtiene R_{oe} directamente por inspec-ción, aplicando el teorema de reducción por relación de corrientes, se observa que:




Fig. 4.14

$$R_{oe} = \frac{\left(r_\pi // R_{B3}\right) + R_s}{g_m \left(r_\pi // R_{B3}\right)} \qquad (4.14)$$

Donde se utilizó al producto $g_m(r_\pi // R_{B3})$ como la amplificación de corriente del circuito.




Fig. 4.15

Para obtener los valores de reposo (aplicando Thévenin) en la Fig.4.14, la tensión V_{BB} será la tensión sobre R_{B2} pues, al abrir la base, no circula corriente por R_{B3}, resultando el circuito equivalente de la Fig. 4.15, donde:

$$V_{BB} = V_{CC}\frac{R_{B2}}{R_{B1}+R_{B2}} \qquad (4.15)$$
$$R_B = R_{R3} + R_{B1} // R_{B2}$$

de modo que:

$$I_{CQ} = \frac{V_{BB} - V_{BE}}{(R_B/\beta_F) + R_E}$$
$$V_{CEQ} = V_{CC} - I_{CQ}R_E$$

Obtenida R_B de acuerdo a las necesidades de estabilidad de Q, se buscará, para llegar a expresiones simplificadas, que:

$$R_{B1} // R_{B2} >> R_E // R_L _ y _ R_{B3} >> r_\pi \ .$$

4.6. Usos de las tres configuraciones

En general, la configuración más redituable desde el punto de vista de la potencia de señal es el emisor-común. Las otras dos configuraciones se utilizaran en casos particulares para adaptar impedancias de alta a baja (colector - común) o adaptar impedancias de baja a alta (base - común). En altas frecuencias, las capacitancias que quedan en paralelo con la señal (que presentan problemas en altas frecuencias) es conveniente que queden en paralelo con las resistencias más pequeñas posible, para que su reactancia sea comparable con la resistencia a la mayor frecuencia posible. El problema que presenta un emisor - común en altas frecuencias es C_μ, que aparece reflejada a la entrada por Miller. Siendo A_v grande, la capacitancia reflejada es elevada, disminuyendo mucho la impedancia de entrada en altas frecuencias. Por esta razón, se utilizan *combinaciones de las tres configuraciones*.

Para realizar un análisis cualitativo rápido a frecuencias medias, se supondrá que se construyen etapas de dos transistores iguales, con los resistores de polarización que no influyen en el funcionamiento en alterna y con iguales puntos de reposo:

- Emisor común – Emisor común – Fig. 4.16 -:




Fig. 4.16

$$A_v = \frac{v_{ce2}}{v_{be1}} = \frac{v_{ce2}}{v_{be1}} \cdot \frac{v_{be2}}{v_{be2}} = \frac{v_{ce1}}{v_{be1}} \cdot \frac{v_{ce2}}{v_{be2}} = A_{v1} \cdot A_{v2} =$$

$$= \left(-g_{m1} r_{\pi 2}\right)\left(-g_{m2} R_{ca2}\right) = g_m \beta_0 R_{ca}$$

· Base común - Base común – Fig. 4.17 -:




Fig. 4.17

$$A_{v1} = g_{m1} r_{d2} \cong 1$$

$$A_{v2} = g_{m2} R_{ca}$$

$$A_v = A_{v1} \cdot A_{v2} = g_m R_{ca}$$

Dos etapas en cascada en base-común, con las condiciones impuestas, no sirven pues la primera etapa no amplifica. Solo podría lograrse $Av_1 > 1$ si la primera etapa posee una corriente de reposo mayor que la segunda.

· Base común- Emisor común – Fig. 4.18 -:




Fig. 4.18

El efecto es el mismo que un emisor común - emisor común:

$$A_{v1} = g_{m1} r_{\pi 2}$$

$$A_{v2} = -g_{m2} R_{ca}$$

$$Av = A_{v1} \cdot A_{v2} = -g_m{}^2 r_\pi R_{ca} = -\beta_0 g_m R_{ca}$$

La diferencia reside en el signo (-) pues el base - común no invierte fase y el emisor - común sí invierte fase.

· Emisor común - Base común – Fig. 4.19 –:

$$A_{v1} = -g_{m1} r_{d2} \cong -1$$

$$A_{v2} = g_{m2} R_{ca}$$

$$A_v = A_{v1} \cdot A_{v2} = -g_m R_{ca}$$




Fig. 4.19

Desde el punto de vista de A_v, una configuración como esta no tendría sentido pues la primera etapa no amplifica. Sin embargo, desde el punto de vista de la R_i, se trabaja con una resistencia de entrada β_o veces mayor que en el caso de trabajar con la etapa de base - común únicamente. En conclusión, esta configuración permite una buena amplificación y alta resistencia de entrada, con la ventaja de que la reflexión de C_μ por Miller en la primera etapa no tiene importancia pues $A_v = -1$. Esta configuración se denomina *cascode*, donde el primer transistor solo tiene la función de adaptar impedancias.

5.- Etapas amplificadoras con un transistor en EC y BC realimentadas para la señal

5.1. Realimentación por emisor

Es el circuito del emisor común realimentado por emisor, en cualquiera de sus formas, sin desacoplar el resistor de emisor para la alterna. El circuito general, al cual puede reducirse cualquiera es el indicado en la Fig. 5.1.




Fig. 5.1

El circuito equivalente de alterna será el indicado en la Fig. 5.2.




Fig. 5.2

La resistencia de entrada vista desde el terminal de base puede obtenerse por inspección despreciando r_o y r_μ - Fig. 5.3 -.

$$R_{ib} = \frac{v_b}{i_b} = r_\pi + \beta_o R_E = r_\pi \left(1 + g_m R_E\right) \tag{5.1}$$




Fig. 5.3

Por otro lado, la amplificación de tensión será:

$$A_v = \frac{v_c}{v_b} = -\frac{g_m v_{be} R_{ca}}{v_b} \tag{5.2}$$

Pero v_b y v_{be} están relacionados por el divisor de tensión:

$$v_{be} = v_b \frac{r_\pi}{r_\pi + \beta_o R_E} \tag{5.3}$$

Por lo tanto, A_v será:

$$A_v = -g_m \frac{r_\pi R_{ca}}{r_\pi + \beta_o R_E} = \frac{-\beta_o R_{ca}}{r_\pi + \beta_o R_E} = -\frac{g_m R_{ca}}{1 + g_m R_E} = \frac{-R_{ca}}{r_d + R_E} \tag{5.4}$$

Si el sistema está muy realimentado:

$$v_{be} << v_b \Rightarrow r_\pi << \beta_o R_E \Rightarrow r_d << R_E \tag{5.5}$$

Por lo que A_v se reducirá a:

$$A_v = -\frac{R_{ca}}{R_E} \tag{5.6}$$

De (5.4) pueden obtenerse las expresiones del circuito realimentado A, A_o y β:

$$A_v = -\frac{g_m}{1 + g_m R_E} R_{ca} = -G_m R_{ca} \tag{5.7}$$

donde:

$$G_m = \frac{g_m}{1 + g_m R_E} \tag{5.8}$$

es la transconductancia total de la etapa. Por lo tanto:

$$A_o = g_m = \frac{i_c}{v_{be}}$$

$$A = G_m = \frac{i_c}{v_b} = \frac{g_m}{1 + g_m R_E} \qquad (5.9)$$

$$\beta = \frac{v_e}{i_c} = R_E$$

Si $g_m R_E (A_o \beta) >> 1 \Rightarrow G_m \cong 1/R_E$

La resistencia de salida vista desde el terminal de colector será $R_{oc} \rightarrow \infty$ si $r_o \rightarrow \infty$, pues la salida es una fuente de corriente ideal – Fig. 5.4 -. Para obtener el valor de R_{oc}, teniendo en cuenta r_o y r_μ, debe resolverse el circuito equivalente completo colocando una fuente de prueba entre colector y común. Si $(r_x + (R_B // R_s)) \rightarrow 0$, el procedimiento es muy sencillo y conduce a (5.10).




Fig. 5.4

$$R_{oc} = r_\mu // \{r_o [1 + g_m (R_E // r_\pi)]\} \qquad (5.10)$$

Si se desprecia r_μ y se tiene en cuenta la resistencia total entre base y común al pasivar v_s -$R_B // R_s$-, la expresión de R_{oc} será:

$$R_{oc} = r_o \{1 + (\beta_o R_E) / [r_\pi + R_E + (R_B // R_s)]\} \qquad (5.11)$$

Al realimentar para la señal alterna por medio de R_E se tiene un caso del tipo muestreo de corriente, suma de tensión, comprobándose que se estabiliza el valor de G_m ya que se disminuye sobre ella la incidencia de la carga y de la impedancia interna del generador de excitación dado que la realimentación eleva la R_i y la R_o, con lo que a la entrada se carga menos al generador de señal y a la salida el circuito se acerca mas a un generador de corriente ideal.




Fig. 5.5

Desde el punto de vista del análisis de la amplitud de señal a la salida, en el plano i_C-v_{CE} –Fig. 5.5-:

$$v_{ce} = -i_c\left[\left(R_C \,//\, R_L\right) + R_E\right] \tag{5.12}$$

$$\Delta v_{CE} = -\Delta i_c\left(R_{ca} + R_E\right) \tag{5.13}$$

La RCD será:

$$i_c = -\frac{1}{R_{ca} + R_E} v_{CE} + \frac{V_{CEQ}}{R_{ca} + R_E} + I_{CQ} \tag{5.14}$$

Siendo:

$$\begin{aligned} a_d &= V_{CEQ} + I_{CQ}\left(R_{ca} + R_E\right) \\ b_d &= I_{CQ} + \frac{V_{CEQ}}{R_{ca} + R_E} \end{aligned} \tag{5.15}$$

Y para obtener la máxima tensión de salida sin recorte:

$$\hat{V}_{CeM}\begin{cases} \hat{V}_{CeMc} = \left(I_{CQ} - I_{c\min}\right)\left(R_{ca} + R_E\right) \\ \hat{V}_{CeMs} = V_{CEQ} - V_{CEK} \end{cases} \tag{5.16}$$

Evidentemente, interesa la tensión de salida $\hat{V}_{CM}$ sin recorte; que se obtiene como un divisor de tensiones:

$$\hat{V}_{CM} = \hat{V}_{CeM}\frac{R_{ca}}{R_{ca} + R_E} \tag{5.17}$$

5.2. Transistor en base - común con R_B sin desacoplar

En el circuito de base - común, en general R_B se desacopla para la alterna con un capacitor a común. Desde el punto de vista de utilidad práctica en una etapa en base común es muy extraño que ocurra que R_B esté acoplado para la alterna como en este caso –Fig. 5.6-; pero en algunos casos, donde se combinan emisores comunes con bases comunes, etc., puede ocurrir que haya circuitos en base común donde la re-

sistencia de base no quede desacoplada (para la respuesta en frecuencia deberá tenerse en cuenta r_x).




Fig. 5.6

La resistencia de entrada vista desde el terminal de emisor podrá calcularse por inspección (despreciando r_o y r_μ) – Fig. 5.7 -, reflejando todo lo que hay en la base al circuito de emisor:

$$R_{ie} = \frac{v_e}{i_e} = r_d + \frac{R_B}{\beta_o} = \frac{r_\pi + R_B}{\beta_o} = \frac{1}{g_m}\left[1 + \left(R_B \middle/ r_\pi\right)\right] \qquad (5.16)$$

Si r_x no resulta despreciable, aún a frecuencias medias, habrá que sumarla a R_B.




Fig. 5.7

La resistencia de salida en el base - común es relativamente muy alta ya que es la vista desde el terminal de colector. La corriente de señal i_c dependerá, en muchos casos, poco de la presencia de R_B. Por ello, R_B tendrá una influencia que podría ser apreciable sobre la entrada (aunque se refleja dividido por β_o), pero en general no sobre la salida.

Si es necesario considerarla, deberá obtenerse la R_{oc} teniendo en cuenta la realimentación interna del base común a través de r_o, dibujar el circuito de alterna reemplazando el transistor por su modelo incremental, colocar v_{cp} pasivando el generador de excitación v_s, de modo que en emisor quede una resistencia $R_s//R_E$, y obteniendo v_{cp} / i_{cp}.

Resulta facil observar que la expresión obtenida será la misma que la de la ecuación 5.11, para un transistor en EC realimentado por emisor mediante una resistencia R_E, con la diferencia de considerar sólo a R_B o (R_B + r_x) en lugar de ($R_B//R_s$), y reemplazar R_E por $R_s//R_E$.

La amplificación de tensión será:

$$A_v = \frac{v_c}{v_e} = \frac{-i_c (R_C // R_L)}{v_e} = \frac{g_m v_{eb} R_{ca}}{v_e} = \frac{g_m v_e \dfrac{r_d}{r_d + R_B/\beta_o} R_{ca}}{v_e} \cong \frac{R_{ca}}{r_d + R_B/\beta_o} \qquad (5.17)$$

La A_v baja al considerar la caída en R_B. El efecto de R_B sobre i_c se va a dejar sentir porque produce una caída a la entrada, con lo cual para una dada tensión de entrada v_e, v_{eb} va a ser más chica por la caída en R_B. Desde el punto de vista de la alterna se tiene que comportar como un divisor resistivo porque es un circuito pasivo y cuando i_e está en el semiciclo positivo (entrante por emisor), i_b estará en el negativo (saliente por base), con lo que las tensiones v_{eb} y v_b se suman aritméticamente. De este modo, por inspección se "ve" que deberá ser:

$$v_{eb} = v_e [\, r_d / (r_d + R_B/\beta_o)]$$

habiendo "reflejado" R_B al emisor de la misma forma analizada en el seguidor por emisor.

6.- Influencia del circuito de emisor en la forma de onda de la señal de salida

Ya hemos analizado el emisor común realimentado por emisor para la señal, siendo uno de los circuitos realimentados más usados, debido a que produce un aumento considerable de la impedancia de entrada, ya que R_E se multiplica por el β_o cuando se refleja a la base. Nos quedaría por analizar lo que pasa con las formas de onda cuando se aplica señal alterna y, por ejemplo, se entra en corte o en saturación en alguno de los semiciclos; y la diferencia que puede haber si hay capacitor de desacople o no lo hay.

Cuando analizamos el efecto del capacitor de acople, habíamos llegado a la conclusión que si la constante de tiempo de ese capacitor y del circuito asociado al mismo era grande con respecto al período, el capacitor de acople mantenía su carga durante todo el tiempo en que existiera recorte, ya sea por corte o saturación, y de ese modo, la tensión sobre R_L se mantendría en el valor correspondiente según se entre en corte o saturación.

Cuando el circuito está realimentado para la continua en emisor, pero no para la alterna, en principio, la resistencia vista por el capacitor será R_E en paralelo con toda la resistencia vista desde el terminal de emisor $-R_E//[r_d + (R_B//R_s)/\beta_o]$– Fig. 6.1.

Analizando sólo el efecto de C_E, es decir suponiendo que $C_A \rightarrow \infty$, el polo que C_E produce estará dado por la inversa del producto $\tau = C_E . R_E//[r_d + (R_B//R_s)/\beta_o]$.

Si esa constante de tiempo, τ es mucho mayor que el período T de la señal, aunque haya recorte, ya se por corte, es decir, aunque deje de

circular corriente por el transistor; o por saturación, si la corriente que circula por el transistor permanece constante; el capacitor va a mantener entre sus bornes prácticamente una tensión constante.




Fig. 6.1

En realidad, en condiciones estacionarias con recorte por corte o saturación, deberán considerarse los valores medios correspondientes $\bar{I}_C, \bar{V}_C$ y $\bar{V}_{CE}$.




Fig. 6.2

$I_{CQ}.R_E$ será la caída de continua en el capacitor (o $\bar{I}_C R_E$). Admitiendo que el capacitor se comporta como un cortocircuito para la señal, podemos pensar que entre los extremos del mismo siempre hay esa tensión continua, es decir que aunque el transistor corte o sature, el capacitor va a mantener una tensión de continua entre sus bornes de valor $\bar{I}_C R_E$.




Fig. 6.3

Si el transistor satura, el exceso de la corriente de base causado por una mayor tensión de entrada va a quedar cortocircuitado a través del capacitor, y la corriente por el paralelo de R_C y R_L va a seguir siendo

la misma, admitiendo que el C_A también posee una constante de tiempo mucho mayor que el período de la señal.




Fig. 6.4

Si el transistor corta, no habrá corriente por él, pero el capacitor C_E entregará corriente a R_E de manera de mantener la tensión entre sus bornes constante. Si admitimos que el tiempo de corte es relativamente chico con respecto a la constante de tiempo del capacitor, podemos aceptar que el capacitor prácticamente no se descarga y por lo tanto la tensión en R_E permanece constante. En la zona de corte ocurrirá lo mismo que en saturación –Fig. 6.4 -. Si se representa la tensión v_C, todos los valores estarán corridos hacia arriba en el valor de la caída en C_E , dado que $v_C = v_{CE} + v_{RE}$ y como estamos admitiendo que C_E mantiene su tensión, no habrá ningún problema – Fig. 6.5 -.

Hay que tener cuidado cuando se analizan las formas de onda porque es distinto pensar en v_{CE} que en v_C si nos refe-rimos a valores totales.




Fig. 6.5

Cuando el punto de reposo Q permanece fijo y varía la recta de carga dinámica, RCD, evidentemente la máxima tensión para la cual podemos llegar a tener saturación no cambia, pero la de corte sí (por la variación de la RCD). Obviamente, al cambiar la pendiente de la RCD también varía el producto de I_{CQ} por la resistencia correspondiente y entonces varía la máxima amplitud con la cual se alcanza el corte. En otras palabras, al variar la pendiente de la RCD, "$I_{CQ}.R_E$" no varía, pero "ad" sí lo hará.

Debe tenerse en cuenta que en estado estacionario, el cruce de las RCE y RCD, ya no se produce en el punto de polarización Q, sino que estará corrido de acuerdo a las variaciones de los nuevo valores medios de I_C y V_{CE}.

Cuando no está C_E, ya no se puede admitir que en el emisor hay una fuente de tensión continua. Cuando se aplica la señal alterna en este caso, v_{CE} varía igual que antes, pero la tensión v_b a aplicar va a tener que ser ahora mayor que la v_{be}, porque estoy realimentando por emisor y entonces la tensión v_{be} necesaria para producir una dada variación de corriente de colector, ahora surge como la diferencia entre v_b y la tensión realimentada, es decir: $i_c = g_m(v_b - v_e) = g_m v_{be}$.




Fig. 6.6

En saturación, ahora, la situación va a cambiar; aunque en corte no. En corte, si la tensión de entrada es tan baja que lleva al transistor a esa situación, la tensión que vamos a alcanzar será la abscisa al origen de la RCD (ad).




Fig. 6.7

Durante el tiempo en que haya corte, no hay corriente por el transistor, y por lo tanto el circuito se reduce al de la Fig. 6.6. Pero cuando el transistor satura, la situación cambia. A medida que avanzamos hacia saturación, la corriente de colector va aumentando y v_{CE} disminuye. Cuando se llega a $v_{CE} \approx 0$, el transistor no puede seguir bajando su tensión entre colector y emisor y las corrientes de colector y emisor deberán ser tales que la suma de las caídas correspondientes en R_C y R_E se va a tener que mantener constante e igual a V_{CC}. O sea que v_{CE} cuando se entra en saturación (ya sea con o sin capacitor) va a tener que ser como se indica en la Fig. 6.6.

Pero si tomamos la tensión entre colector y común, cuando la tensión de base aumente una vez producida la saturación, al actuar el

transistor entre base y emisor como un seguidor, aumenta la tensión y al mantenerse nula v_{CE} aumentará en el mismo valor la tensión de colector, por lo que la corriente de colector deberá disminuir.




Fig. 6.8

Es evidente que la corriente de base va a seguir aumentando y que esa corriente de base va a circular por R_E. Mientras el transistor no satura, la corriente de base que circula por R_E se desprecia y se considera que por R_E circula sólo la corriente de colector. Pero apenas el transistor entra en saturación, la corriente de base llega a no ser despreciable frente a la de colector. Por lo tanto, si la tensión v_e tiene que aumentar siguiendo a la de base, v_{be} no puede incrementarse mucho (se mantiene aproximadamente en 0,7V, pudiendo aumentar como máximo 100mV). Evidentemente si v_b tiene un pico de 3V y el transistor satura a los 2V, el volt restante no puede caer en la juntura base - emisor pues esta sólo podrá absorber a lo sumo 100mV. Con lo cual, los 900mV que restan tendrán que aumentar la tensión en R_E. Si la tensión en R_E aumenta, forzozamente como v_{CE} = 0 en saturación, la caida en R_C tiene que disminuir, porque la suma de ambas tiene que ser igual a V_{CC}. Con lo cual la corriente de colector tiene que disminuir y el valor de v_C comienza a aumentar: $v_C = V_{CC} - V_{RC}$ – Fig. 6.8 -.

La tensión de salida entre colector y común, en vez de recortar totalmente va a comenzar a aumentar una vez que se alcanzó la saturación. Si se va aumentando lentamente la amplitud de una señal alterna senoidal aplicada en v_b, para amplitudes donde la saturación será pequeña, se va a ver una horizontal en la curva de $v_C = f(t)$, pero si se sigue aumentando 濰, saturando más al transistor, se va a empezar a ver el efecto descrito debido a la realimentación que posee el circuito.

Con o sin capacitor no cambia la forma de onda de $v_C = f(t)$ en corte, pero sí el valor total de la tensión; mientras que en saturación cambia la forma de onda.

Al disminuir la frecuencia de la señal v_b, a determinada frecuencia se producirá el mismo efecto de realimentación que se produce cuando C_E no está.

6.1. Influencia del circuito de base en la configuración de base común




Fig. 6.9

Normalmente para el circuito de base común – Fig. 6.9 - las rectas de carga las vamos a trazar por comodidad en el plano colector-emisor, en lugar del plano colector-base – Fig. 6.10 -, realizando la circulación que corresponde para determinar la RCE en el plano I_C-V_{CE} y lo mismo para la RCD.[1]




Fig. 6.10

La máxima tensión colector-emisor obtenible será aproximadamente igual a la tensión colector - base obtenible. No se calcula en forma estricta porque no interesa, ya que raramente se va usar una etapa en base común con una salida de tensión alta. La configuración de base común trabaja normalmente con señales de bajo nivel y por lo tanto las tensiones de salida de un base común están muy lejos de aproximarse a los valores extremos.

Siendo tg δ = - (R_C + R_E)$^{-1}$ y tg γ = - (R_C // R_L)$^{-1}$, dado que generalmente v_{eb} << v_{cb} por A_v >> 1, podrá aceptarse que $v_{ce} \approx v_{cb}$.

[1]Debe tenerse en cuenta que la circular por la malla que contiene la rama colector-emisor para determinar la RCD, se trabaja con valores totales de corriente de colector i_C y tensión colector-emisor v_{CE}, por lo que deben incluirse la fuente de alimentación de continua y el generador de excitación.

A0.3 - Etapa con un transistor bipolar en emisor común con acople directo de la resistencia de carga

7.- Etapa con un transistor bipolar en emisor común con acople directo de la resistencia de carga




Fig. 7.1

En una etapa amplificadora de señal alterna a frecuencias medias, si no se quiere que circule corriente continua de polarización por R_L, este resistor tiene que quedar acoplado a través de un capacitor –Fig.7.1-. Lo mismo ocurre con la fuente de señal. Si no se le colocase un capacitor de acople, para la continua de polarización R_s quedaría en paralelo con R_{B2} y por lo tanto el divisor estaría formado por R_{B1} y $R_{B2}//R_s$. En este caso, R_s intervendría en la ubicación del punto de reposo Q.




Fig. 7.2

Para lograr que la tensión de base sea cero para la continua de polarización y, de esa forma, poder acoplar el generador de excitación sin tener que colocar un capacitor en serie con el, se deberá usar dos fuentes de alimentación de distinto signo respecto a común, (+ V_{CC}) y (– V_{EE}) en el caso de la Fig. 7.2 -. Cuando se trabaja con esta configuración de dos fuentes de alimentación referidas a un terminal común, se suele decir que se polariza con doble fuente o, en el caso particular en que se tenga $|V_{CC}| = |V_{EE}|$, se suele llamar también *fuente partida* por considerarse que puede trabajarse con una fuente de alimentación "partida al medio" con una conexión a común.

En muchos casos se pretende tener un acople directo de la carga, en algunas ocasiones puede circular la corriente continua de polarización a través de la carga, en tanto que en otras se busca además, que sobre ese acople directo, no circule continua de polarización por la carga (podrá circular una señal continua, como ser un escalón de valor suficientemente pequeño de modo que se pueda admitir linealidad). Para este último caso, hay que lograr que $V_{CQ} = 0$. Con una fuente única,

esta condición sería imposible de conseguir y la alternativa es el uso de una doble fuente –Fig. 7.3-.




Fig. 7.3

Ahora bien, no se puede lograr tensión de reposo nula simultánea-mente en la base y en el colector de un solo transistor. Es decir que el colector está a cero volt o la base lo está, pero nunca ambos a la vez.

En un etapa con dos o más transistores, la situación es diferente. En ese caso no habrá dificultad en lograr que la base del primer transistor y el colector del último estén simultáneamente a potencial nulo respecto a común, porque como se pueden combinar transistores NPN con PNP, puede lograrse corrimientos de niveles de la continua de polarización y perfectamente se puede tener la base de entrada y el colector de salida a potencial cero.

Si se utilizaran transistores de igual tipo, partiendo de 0,7V de continua en la base del primero, la tensión va aumentando en los colectores de los transistores que se van agregando – Fig 7.4 -. Como para la excitación de baja señal, ya sea de alterna o continua, un transistor tipo NPN es lo mismo que un PNP, la forma de solucionar este corrimiento de niveles de tensión continua de polarización en los colectores, es intercalar transistores NPN y PNP – Fig. 7.5 -.




Fig. 7.4




Fig. 7.5

La resistencia de base para la continua será $R_S//R_B$. Si $R_S << R_B$ la base estará a común y, en caso contrario, la base estará algo negativa.

Se van a analizar algunas configuraciones donde se utiliza acople directo de la carga R_L al colector o al emisor del transistor y una forma conveniente de hallar el punto de reposo en cada una.




Fig. 7.6

Puede ocurrir que, aún usando fuente partida, no haya tensión nula en el acople. *Resulta indispensable dibujar el circuito completo indicando todos los sentidos de referencia de corrientes y tensiones entre electrodos y contra común, utilizando una notación adecuada para las continuas de polarización* – Fig. 7.6 -.

Si *se conocen todos los elementos y el valor de* β, se tendrá que aplicar Thévenin en la malla que contiene al diodo base-emisor para hallar el punto de reposo. Esto se puede hacer de varias maneras. Por ejemplo, buscando la tensión entre base y común, entre base y V_{CC} o entre base y V_{EE}. Para el caso de trabajar con un transistor NPN, esta última forma de definir la tensión de Thévenin V_{BB} es la más conveniente. Así, definiremos la tensión V_{BB} con la base abierta como muestra la Fig. 7.7:




Fig. 7.7

$$V_{Thévenin} = V_{BB} = \frac{V_{CC} + V_{EE}}{R_{B1} + R_{B2}} R_{B2}$$

$$R_{Thévenin} = R_B = R_{B1} // R_{B2}$$

$$I_{CQ} = \frac{V_{BB} - V_{BE}}{R_B / \beta + R_E} \qquad (7.1)$$

$$V_{CEQ} = V_{CQ} - V_{EQ}$$

El equivalente Thévenin a los efectos de la entrada del transistor entre su base y el terminal negativo de V_{EE}, se muestra en la Fig. 7.8.




Fig. 7.8

Las tensiones contra común de los electrodos de base y emisor se indican en la Fig. 7.9 y las ecuaciones correspondientes son las (7.2):

$$V_{EQ} = I_{CQ} R_E - V_{EE}$$

$$V_{BQ} = I_{CQ} R_E - V_{EE} + V_{BE} \qquad (7.2)$$




Fig. 7.9

Para determinar V_{CQ}, si $I_{CQ}R_C = V_{CC} \Rightarrow$ el colector está a común para la continua de polarización, pero de lo contrario circulará una corriente de polarización por R_L que puede ser apreciable.




Fig. 7.10

Si R_L representa otro transistor, en transistores con acople directo desde el colector del primero a la base del segundo – Fig. 7.10 -, se puede considerar normalmente que la corriente de base del segundo transistor es mucho menor que la corriente de colector del primero y entonces puede despreciarse, aunque no en todos los casos. A veces, el segundo transistor conduce en su colector mucho más que el primero, por lo que su corriente I_{BQ2} puede no ser despreciable frente a la corriente de colector de la primera, con lo que habrá que encontrar formas de resolver el circuito que no resulte engorroso si se lo desea realizar por inspección, haciendo uso de pocas ecuaciones.




Fig. 7.11

Para analizar el funcionamiento de un circuito con una resistencia de carga acoplada directamente al colector, independientemente que sea o no nula la tensión continua de polarización sobre R_L, y por ende la corriente a través de ésta, I_{LQ}, resulta conveniente seguir los pasos de acuerdo a la Fig. 7.11.

Mientras no exista ninguna resistencia que realimente colector a base, la I_{CQ} estará determinada exclusivamente por el circuito de base y emisor.

Por lo tanto, a los efectos del circuito formado por la fuente $+V_{CC}$, R_C y R_L, el transistor se comporta como una fuente de corriente constante de valor I_{CQ}, que toma corriente del divisor de tensión formado por R_C y R_L, como se indica en la Fig. 7.12.

Para analizar el circuito de colector se aplicará Thévenin a los efecos del transistor, entre colector y común, con lo que se podrá reemplazar el divisor de tensión por una fuente y una resistencia.




Fig. 7.12

$$V_{TC} = V_{CC} = \frac{V_{CC} R_L}{R_L + R_C} \qquad (7.3)$$

$$R_{TC} = R_C \,//\, R_L = R_{ca}$$

El circuito equivalente de la malla de salida queda de la manera indicada en la Fig. 7.13.




Fig. 7.13

Tener en cuenta que, *el divisor de tensión de la base debe ir a V_{CC}* y no a V_{TC} y la tensión del terminal de colector contra común será

$$V_{CQ} = V_{TC} - I_{CQ} R_{TC} \qquad (7.4)$$

7.1. Trazado de las rectas de carga estática y dinámica (RCE y RCD)

Como ya se definió, la RCE es el lugar geométrico de los posibles puntos de reposo determinadod por los elementos externos de continua de la malla de colector. Si V_{CQ} = 0V, eso sólo ocurrirá para un punto de reposo particular donde pude ser V_{CQ} = 0V, pero para los restantes posibles puntos de reposo $V_{CQ} \neq 0V$ y entonces $I_{LQ} \neq 0$.

Por lo tanto, para hallar la RCE habrá que usar Thévenin o resolver el circuito de modo tal de obtener $I_C = f(V_{CE})$, teniendo en cuenta la corriente que se deriva por R_L- Fig. 7.14 -.

$$V_{TC} + V_{EE} = V_{CE} + I_C (R_{TC} + R_E) \qquad (7.5)$$




Fig. 7.14

Para hallar la RCD se usa el circuito de alterna de la Fig. 7.15, donde se supuso que no se desacopla R_E para la señal:




Fig. 7.15

Mientras se cumpla que en el circuito no haya ningún capacitor en serie con el camino de la corriente de colector $\Rightarrow$ RCE ≡ RCD. Para que las RCE y RCD no coincidan, la corriente de señal de colector, i_c, deberá tener un camino diferente que la corriente continua de colector, I_C. Si por ejemplo, R_E estuviera desacoplada en parte (con el circuito serie R'_E- C_E), se cumpliría esta condición y entonces RCE ≠ RCD – Fig. 7.16.




Fig. 7.16

Para este circuito, tg δ = - $(R_{ca} + R_E)^{-1}$ y tg γ = - $(R_{ca} + R_{Ea})^{-1}$, donde $R_{Ea} = R_E // R_E'$.

La máxima amplitud a la salida sin recorte surge de inmediato como (despreciando V_{CEK} e I_{CMIN}):

- Si RCE ≡ RCD:

  $V_{CEQ} \cong (V_{TC} + V_{EE})$ /2 (El centro de la RCD coincide con el de la RCE).

- Si RCE ≠ RCD:

  $V_{CEQ} \cong I_{CQ}(R_{ca} + R_{Ea})$

Si hay algún capacitor por el cual circula la alterna, aunque haya acople directo, se deberá buscar la máxima excursión simétrica ubicando el punto de trabajo en el centro de la RCD.

La determinación de la máxima excursión sin recorte, para un punto Q cualquiera se realiza como se hizo hasta acá. Se determinan $\hat{V}_{\mathbf{ceMSAT}}$ y $\hat{V}_{\mathbf{ceMC}}$, y se elige el menor entre ambos que será $\hat{V}_{\mathbf{ceM}}$. Entonces, la tensión de salida máxima sin recorte $\hat{V}_{\mathbf{cM}}$ será, según esté R_E totalmente o en parte no desacoplada:

$$\hat{V}_{cM} = \hat{V}_{ceM} \frac{R_{ca}}{R_{ca} + R_E}$$
$$\hat{V}_{CM} = \hat{V}_{ceM} \frac{R_{ca}}{R_{ca} + R_{Ea}} \qquad (7.6)$$

7.2. Otros modos de colocar el divisor de base

El divisor de base puede colocarse de tres formas diferentes: entre las dos fuentes o entre cada una de las fuentes y común. La cuarta forma de polarizar la base se obtiene con un resistor directamente a común, lo que permite obtener tensión de polarización de base cercana a cero - Fig. 7.17 -.




Fig. 17.17

En el caso de colocar el divisor de base entre $+V_{CC}$ y común - Fig. 7.18 -, la base estará siempre a potencial positivo respecto de común (salvo casos particulares en donde la corriente de base resulte muy

apreciable frente a la del divisor en vacío) y, por lo tanto, el colector tendrá que ser normalmente más positivo que la base, con lo que el colector en ese caso, no podrá estar a potencial nulo respecto a común.




Fig. 7.18

Hallando el equivalente Thevenin del circuito de base – Fig. 7.19-:

$$V_{Th\acute{e}venin} = V_{BB} = \frac{V_{CC}}{R_{B1} + R_{B2}} R_{B2}$$

$$R_{Th\acute{e}venin} = R_B = R_{B1} // R_{B2} \qquad (7.7)$$

$$I_{CQ} = \frac{V_{EE} + V_{BB} - V_{BE}}{R_B / \beta + R_E}$$




Fig. 7.19

La conexión del divisor entre $-V_{EE}$ y común permite obtener tensión de polarización de colector nula respecto a común – Fig. 7.20 -. Si se calcula el circuito equivalente tomando V_{BB} sobre R_{B2} quedará la fuente positiva respecto al terminal negativo de la fuente V_{EE} debido al sentido de circulación de la corriente por el divisor – Fig. 7.21 - . En cambio, si se toma la tensión de Thévenin sobre R_{B1}, V_{BB} quedará negativo respecto a común.




Fig. 7.20




Fig. 7.21

Cabe acotar que en los circuitos de acoplamiento directo del generador de señal o de la resistencia de carga, no es imperativo el uso de doble fuente de alimentación si no se requiere que no haya corriente continua de polarización por ellos. El análisis de circuitos con acople directo y fuente única es idéntico al ya efectuado.

A0.4 - Etapa con dos generadores de excitación

8.- Etapa con dos generadores de excitación




Fig. 8.1

Si se quiere hallar el valor eficaz de la tensión de salida, sabiendo que v_{S1} y v_{S2} están en fase y tienen el mismo valor eficaz – Fig. 8.1 -, si R_{S1} y R_{S2} son iguales el problema es simple:

Encontrado el punto de reposo, para hallar la señal de salida mientras las tensiones alternas sean suficientemente pequeñas como para que haya linealidad se podrá aplicar superposición. Esto será válido hasta tensiones mucho menores a 25mV, pero se podrá extender el uso del modelo hasta valores poco menores (teniendo en cuenta que se comete un error apreciable en el cálculo). Si se aplica superposición se podrá tener la tensión de salida para cada caso. Si $R_{S1}=R_{S2}=0$ y analizo lo que pasa para v_{S1}, con v_{S2} cortocircuitado. Como el emisor del transistor queda desacoplado (se comporta como un emisor común con emisor desacoplado). Cuando se analiza lo que pasa con v_{S2}, cortocircuitando v_{S1}, se comporta como base común con base desacoplada.

Dado que las amplificaciones son iguales, la tensión de salida que surgirá de la superposición debe resultar nula. La salida invierte fase respecto de la señal entrante en la base, pero no invierte respecto a la de emisor. Siendo las dos entradas iguales, las dos salidas serán iguales pero desplazadas en fase (180°), con lo que $v_c = 0$.

Con $R_{S1}=R_{S2}=0$, la tensión de salida se determinará, para valores iguales o distintos de $v_{i1} = v_{S1}$ y $v_{i2} = v_{S2}$ como:

$$v_c = A_{vEC}\, v_{i1} + A_{vBC}\, v_{i2} = A_{vEC}\, v_{s1} + A_{vBC}\, v_{s2} =$$

$$= -g_m R_{ca}\, v_{s1} + g_m R_{ca}\, v_{s2} = -g_m R_{ca}(v_{s1} - v_{s2}) \qquad (8.1)$$

En el caso en que $R_{S1}=R_{S2}\neq 0$, el planteo será similar (salvo que el nivel de impedancia que ve cada generador de excitación es diferente y por lo tanto el consumo de corriente de cada uno también será diferente - uno de ellos ve alta impedancia, y el otro baja impedancia -). Lo mismo ocurrirá si $R_{S1}\neq R_{S2}\neq 0$.

En este caso, las expresiones de las amplificaciones de tensión de (8.1), deberán referirse a la tensión en vacío del generador de excitación, que no coincide con las v_i como en el caso de la ecuación anterior:

$$v_c = A_{vsEC}\, v_{s1} + A_{vsBC}\, v_{s2} \qquad (8.2)$$

Siendo la expresión (8.2) una diferencia aritmética cuando v_{S1} y v_{S2} están en fase, debido a los signos opuestos de las amplificaciones, y teniendo en cuenta que las tensiones de excitación no pueden diferir excesivamente pues $v_{i1} = v_b$ y $v_{i2} = v_e$ deben ser tal que $v_{be} = v_b - v_e$; al encontrar las expresiones analíticas de las amplificaciones no puede despreciarse de antemano ningún término o factor que incida fuertemente al realizar la diferencia de dos valores que pueden resulta muy semejantes.

De acuerdo a lo expresado en el párrafo anterior, al escribir las expresiones analíticas, no se podrá poner β en lugar de (β +1) donde corresponda (β +1), ni considerar $\alpha_o = 1$ en la relación entre r_d y g_m.

Como el generador de señal v_{S2} ve una impedancia mucho más chica que el generador v_{S1}, tiene que entregar una potencia mucho mayor. Entonces, conviene introducir la señal de v_{S2} a través de un seguidor, de modo que los dos generadores entreguen la misma potencia, admitiendo valores iguales de R_s – Fig. 8.2 -.




Fig. 8.2

El transistor “2” está funcionando exclusivamente como un seguidor por emisor para excitar el emisor del otro transistor. La corriente continua I_{RE} será la suma de las dos corrientes continuas I_{CQ1} e I_{CQ2} (despreciando las corrientes de base). Si los divisores de base son iguales y los transistores son idénticos, la corriente continua en ambos transistores tendrá que ser igual ($I_{CQ1} = I_{CQ2} = I_{RE}/2$).

La tensión en ambas bases es la misma, la tensión de los emisores es común a ambos; por lo tanto, para hallar las corrientes bastará calcular I_{RE}.

Esta configuración recibe el nombre de *"Amplificador Diferencial"* porque la tensión en la carga surge como diferencia de las dos tensiones de entrada amplificadas.

El estudio del amplificador diferencial interesa al analizar la estabilidad de los amplificadores de continua.

Los amplificadores actuales en su mayoría son amplificadores de continua, uniéndose cada etapa de un transistor en forma directa (en continua) con la siguiente, sin capacitores de acoplamiento. Esto se debe a la dificultad para fabricar capacitores dentro de los circuitos integrados, aunque también se utiliza actualmente en la mayoría de los circuitos discretos.




Fig. 8.3

El amplificador de acople directo normalmente recibe el nombre de *"Amplificador de continua"* porque en general su característica de res-puesta en frecuencia es la indicada en la Fig. 8.3.

Desde f = 0 (continua), el amplificador mantiene la misma amplificación de tensión hasta una frecuencia de corte superior.

De la Fig. 8.3 se desprende que existirá una frecuencia f_h de corte superior, y que el *amplificador de continua no tiene frecuencia de corte inferior* (ya que f_ℓ corresponde a una caída de 3 dB a frecuencias bajas).

Se va a suponer que tengo alimentada la entrada de una etapa con una tensión continua de 1,7V – Fig. 8.4 -.

Si se quiere medir una tensión continua pequeña, la amplificamos colocando dicha tensión a medir entre los puntos **1** y **2**, obteniéndose a la salida la variación con respecto a la tensión continua que corresponde a la tensión de entrada amplificada. Si por ejemplo coloco una tensión de 0,1V, la V_{BE} casi no varía $\Rightarrow$ la corriente tendrá que subir a 1,1mA. Entonces, a la salida, la tensión será de 9V.

Si quiero usar el transistor como medidor, coloco el tester a la salida y analizo sólo la variación de continua:

ΔV_B = 0,1V. (entrada) $\Big\rceil$

ΔV_C = -1V. (salida) $\Big\rfloor \Rightarrow \Delta V_C / \Delta V_B$ = -10 Ganancia de tensión.

Si se detecta a la salida 1V de variación, desconociendo si existe señal de etrada, este valor podría no deberse solamente a que se colocó una tensión de señal de 0,1V en la entrada. ¿Qué ocurre si manteniendo

V_{BB} = 1,7 V = cte. y sin aplicar señal, I_C aumenta con lo que v_C disminuye?.




Fig. 8.4

Si la temperatura aumenta 50°C, por ejemplo, la tensión de barrera disminuirá 100mV ⇒ 1,7V - 0,6V = 1,1V, es decir tengo 1V de variación de tensión a la salida, no porque coloqué 0,1V en la entrada, sino por la inestabilidad térmica del sistema.




Fig. 8.5

La Fig. 8.5 muestra tensión de barrera cómo se manifiesta la variación de la tensión de barrera en un diagrama I_B - V_{BE}.

En amplificadores de continua el problema de la inestabilidad térmica es fundamental por el hecho de que al tener una etapa amplificadora de este tipo, los niveles de continua se correrían y a la salida se mediría la variación de los niveles debido a la inestabilidad además de la generada por la señal de entrada.

Si $\Delta T_{MÁX}$ = 30°C ⇒ ΔV_{BE} = 60mV ⇒ ΔV_C = 0,6V. Para poder medir con seguridad dentro de una tolerancia del 10%, la mínima tensión de entrada que se podría detectar sería tal que me generara en la salida una variación de 6V. Este efecto resula equivalente al que para señales alternas produce el *ruido*. Pero si medimos a la salida 0,6V no se puede saber si la variación se debe a haber colocado en la entrada 60mV de señal útil o al cambio en la temperatura que genera un corrimiento de 60mV. Esta es una limitación importante en este tipo de amplificadores, pues si la variación de tensión a la salida es grande, la última etapa de una cadena de amplificadores de continua podría saturar.

En un amplificador con varios transistores con acoplamiento directo, la etapa más comprometida en cuanto a su estabilidad en continua es la primera, ya que al variar su punto de reposo, esta variación será amplificada por el resto del circuito. Por este motivo, se suele utilizar en la entrada un amplificador diferencial – Fig. 8.6 -




Fig. 8.6

Al colocar en la entrada una tensión v_{i1} - v_{i2} = 10mV, con la polaridad indicada, el transistor **1** tendería a conducir más y el **2** menos, por lo que la corriente a través de R_E tendería a permanecer constante.

En este caso, la tensión de salida no varía prácticamente por variaciones de la tensión de barrera con la temperatura (-2mV/°C) dado que ambas variarán del mismo modo y si R_E es lo suficientemente elevada producirá una variación muy pequeña de la corriente a través de ella, y por lo tanto I_{CQ1}= I_{CQ2}= I_{RE}/2 permanecerán casi constantes. Lo mismo sucederá si ambas señales de entrada poseen igual valor y signo si se trata de continuas o igual amplitud y están en fase si son alternas senoidales (estas señales, casi no amplificadas, son las llamadas *señales de modo común*). Resulta fácil deducir que con los transistores acoplados por emisor, se ha transformado la variación espuria de la tensión de barrera en una señal de modo común.

A0.5 - Limitaciones en el uso de transistores bipolares

9.- Limitaciones en el uso de transistores bipolares

9.1. Limitación en tensión

Se define:

B V_{CBo} : tensión de ruptura Colector - Base con Emisor abierto.

B V_{Ceo} : tensión de ruptura Colector - Emisor con Base abierta (tensión de sustentación).

Donde: B V_{CEo} = B V_{CBo} /$(\beta_F)^{1/n}$




Fig. 9.1

La *tensión de sustentación* se produce antes que la tensión de ruptura colector - base. Considerando un TBJ tipo NPN, cuando en la zona desierta de la juntura colector - base comienza a haber generación de pares por choque, de dichos pares las lagunas entran en la base, de forma tal que si se quisiera mantener I_C = cte. debería disminuirse I_B. Por lo tanto, con I_B = cte. I_C comienza a aumentar. El fabricante especifica una tensión de ruptura E-C, o tensión de sustentación, menor que la menor de las tensiones de ruptura medidas estadísticamente como V_{CEM} – Fig. 9.1 –.

9.2. Limitación en corriente

Si la corriente aumenta por encima de un determinado valor pueden fundirse las conexiones internas. El fabricante especifica una corriente I_{CM} menor que la que resisten las soldaduras –Fig. 9.1-. Este límite está dado por la degradación de las características eléctricas del transistor (se especifica para $\beta_{mín}$).

9.3. Limitación en potencia

Se debe fundamentalmente a la temperatura de trabajo. Existen dos límites: de funcionamiento y de almacenamiento. El rango de temperatura de funcionamiento es menor que el de temperatura de almacenamiento.

- Temperatura de almacenamiento.

El transistor se fabrica a altas temperaturas. Cuando la temperatura decrece, los materiales se contraen térmicamente y como, en general, tienen diferentes coeficientes de dilatación, aparecen entre ellos fuerzas. Si la temperatura disminuye demasiado (T ≅ -50°C) puede quebrarse el semiconductor (que es lo más frágil).

La temperatura máxima se debe a cambios irreversibles que pueden producir las impurezas no deseadas al reaccionar químicamente con el semiconductor. También se debe al reblandecimiento de las soldaduras internas del transistor. Se fijan como límites: *Ge* ≅100°C; *Si* ≅300°C.

- Temperatura de funcionamiento.

Normalmente interesa la temperatura en la zona más caliente del dispositivo.

La zona activa es la zona del dispositivo donde se genera el calor, y por lo tanto es la de máxima temperatura. En un TBJ la mayor temperatura se dará en la juntura colector - base, pues: $I_C \cong I_E$; $V_{CE} >> V_{BE} \Rightarrow I_C.V_{CB} >> I_C.V_{BE}$.

La potencia total producida en el transistor es: $I_C V_{CE} = I_C(V_{CB}+V_{BE}) \cong I_C.V_{CB}$.

Sin embargo, como la base es muy angosta, puede aceptarse que no existe gradiente térmico en ella, que las dos junturas están a la misma temperatura y que la zona activa es toda la base. $Tj_{MÁX}$ es la máxima temperatura que admite la juntura colector - base. Por lo tanto, determina la máxima potencia que puede disipar el transistor.

El límite superior queda determinado por degradación de las características eléctricas del transistor antes de destruirse. El fabricante da como $Tj_{MÁX}$ la temperatura a la cual los cambios irreversibles se hacen notables (el semiconductor tiende a convertirse en un material intrínseco). Se fijan como límites: Ge ≅ entre 70°C y 100°C; Si ≅ entre 100°C y 200°C. El límite inferior también está determinado por degradación de características. Es mayor que la $T_{mín}$ de almacenamiento. Puede deberse a que los portadores sean insuficientes, es decir que no estén los átomos totalmente ionizados en el semiconductor, especialmente en el emisor que es un material degenerado.

9.4. Potencia disipada y temperatura máxima de juntura

Se supondrá para el análisis que no se consideran los transitorios, es decir que la capacitancia térmica es nula.

El calor generado en la juntura del TBJ pasa al aire por tres caminos (mecanismos de transmisión): conducción juntura → carcasa, convección y radiación carcasa → medio ambiente. Por lo tanto, la cantidad de calor que se puede disipar (despreciando la radiación) es:

$$P_d = k.(T_j - T_a) \qquad (9.1)$$

Donde: P_d: Potencia disipable para la diferencia $T_j - T_a$ dada.

T_j: temperatura de la juntura (en la zona activa).

T_a: temperatura de medio ambiente.

Para el circuito de la Fig. 9.2 con una resistencia óhmica, si definimos P_g como potencia generada en el resistor se tiene:




Fig. 9.2

Con llave abierta, $P_g = 0$; $P_d = 0 \Rightarrow T_d = T_a$ ($T_{dispositivo} = T_{ambiente}$). La potencia que puede disipar la resistencia será nula.

Con llave cerrada: $P_g = V^2/R$. La potencia P_g se genera instantáneamente pero no podrá disiparse del mismo modo, pues en el instante inicial $T_d = T_a$. Por lo tanto, si P_g no puede disiparse, aumentará T_d. Si la T_d aumenta, P_d aumenta y podrá entonces disiparse una parte de P_g. Este ciclo continúa hasta alcanzar el *estado de régimen* o equilibrio térmico en el cual *la velocidad de generación de calor es igual a la velocidad de disipación*.

$$P_d = P_g = k.(T_{dr} - T_a) \text{ (Equilibrio térmico)} \qquad (9.2)$$

Donde: T_{dr}: Temperatura de régimen, que alcanza el dispositivo después de un cierto tiempo y que depende de la capacidad calorífica del cuerpo.

La temperatura de régimen depende de la potencia generada y de la temperatura ambiente:

Si $P_d = P_g$ = cte. : si $T_a\uparrow \Rightarrow T_{dr}\uparrow$ en la misma cantidad. Si T_a = cte.: si $P_g\uparrow \Rightarrow T_{dr}\uparrow$.

La potencia máxima será:

$$P_{dMÁX} = k.(T_{drMÁX} - T_a) \qquad (9.3)$$

En los TBJ la máxima potencia que puede disipar el dispositivo está dada por la $T_{drMÁX}$ a la que puede trabajar. Excepto en los casos en que $T_{drMÁX}$ es muy alta, T_a influye en al valor de $P_{dMÁX}$.

En el peor caso:

$$P_{dMÁX} = k.(T_{drMÁX} - T_{aMÁX}) \qquad (9.4)$$

Donde: $T_{aMÁX}$ es la máxima temperatura ambiente de funcionamiento.

La potencia máxima disipada por el transistor en estado de régimen es:

$$P_{dMÁX} = k.(T_{jMÁX} - T_{aMÁX}) \qquad (9.5)$$

Si $T_a < T_{aMÁX} \Rightarrow T_j < T_{jMÁX}$: se dice que el dispositivo funciona más frío cuando disipa la $P_{dMÁX}$ dada por (9.5), considerando $T_{aMÁX}$.

La temperatura ambiente puede no ser la temperatura ambiente externa. Se toma por T_a a la temperatura del aire que rodea al dispositivo, que puede, en general, ser mayor que la temperatura externa del ambiente.

Fijados $T_{jMÁX}$ = f (dispositivo) y $T_{aMÁX}$ = f (condición de trabajo), el valor de $P_{dMÁX}$ queda fijado por el valor de "k". El valor de "k" depende del recorrido que realiza el calor desde la juntura a la carcasa, y de la forma en que pasa el calor de la carcasa al medio ambiente. Es mejor colocar el dispositivo en forma vertical que en forma horizontal, ya que de ese modo se mejora la disipación del calor por convección.




Fig. 9.3

Para variar el valor de "k" es necesario modificar la facilidad con que pasa el calor de la carcasa al medio ambiente, mediante el uso de un disipador. Cuanto mayor sea el valor de "k", mayor será P_d, por lo que obviamente buscamos obtener un valor de "k" elevado.

Se aumenta "k" con un disipador, pues es mayor la superficie por la cual puede disiparse el calor hacia el medio ambiente.

La potencia que disipa en continua el transistor será:

$$P_d = V_{CEQ} \cdot I_{CQ} \qquad (9.6)$$

Recordar, de lo visto en 2.2.-, que en continua es cuando más disipa un transistor trabajando en Clase A.

Las curvas de potencia constante trazadas en el plano I_C - V_{CE} son hipérbolas equiláteras – Fig. 9.3 -:

$$I_C = P_d / V_{CE} \qquad (9.7)$$

9.5. Límites de funcionamiento

Surgen de considerar los valores de $I_{CMÁX}$, $V_{CEMÁX}$ y la hipérbola de máxima disipación – Fig. 9.4a -. En el caso de los transistores de potencia, los fabricantes proveen la gráfica correspondiente en escala logarítmica – Fig. 9.4b -.




Fig. 9.4

Fundamentalmente en el transistor de potencia, se produce un problema adicional que se debe superponer a los planteados anteriormente. Si estabilizamos la corriente I_{CQ} sabemos que se produce agrupamiento periférico. En ciertos casos, en algún punto interior se produce mayor temperatura, que puede deberse a imperfecciones en el ancho de la base, pues, en ese punto se agrupan líneas de corriente que producen un calentamiento localizado. Estos puntos se conocen como "*puntos calientes*" – Fig. 9.5 -.




Fig. 9.5

Si la temperatura aumenta demasiado, las líneas de corriente se redistribuyen (buscando caminos de menor resistencia) tendiendo a agruparse en esos puntos, lo cual, a su vez, produce un nuevo aumento de temperatura. Este fenómeno puede llevar a una especie de ruptura en esos puntos interiores y se denomina "*segunda ruptura*". Esto puede provocar que, si se sobrepasa la temperatura máxima, manteniendo I_{CQ} = cte., la tensión V_{CE} se reduzca notablemente.




Fig. 9.6

Las características de colector del transistor serán las que se indican en la Fig. 9.6. Si I_C está limitada por el circuito exterior, puede que el transistor no llegue a destruirse por segunda ruptura (que quede en cortocircuito la juntura colector - emisor), pero se degradarán sus características (disminuye la tensión de ruptura).

En principio, el fenómeno de segunda ruptura es aleatorio, pero ocurre normalmente a tensiones elevadas. Para determinar el límite de segunda ruptura, el fabricante lleva a esa situación a un grupo de transistores, y marca en la gráfica los valores obtenidos de I_C y V_{CE} – Fig. 9.7 -. Luego traza una curva que encierre todos los puntos corres-

pondientes a las mediciones. Dicha curva limita el gráfico anteriormente hallado.




Fig. 9.7

La misma gráfica, pero en escala logarítmica, toma la forma que se muestra en la Fig. 9.8. En ella se ha marcado lo que se denomina "*área de operación segura"* (SOAR - safe operation area).




Fig. 9.8

Se busca que, en funcionamiento normal, el transistor no sobrepase ninguno de los límites indicados.

9.6. Régimen pulsante




Fig. 9.9

Supongamos que P_g tiene el régimen indicado en la Fig. 9.9, donde $\delta = t_p/T$.

La T_j irá aumentando hasta llegar hasta T_{jp} (T_{jp} es la máxima temperatura para ese régimen pulsante) – Fig. 9.10 -.




Fig. 9.10

$\delta = 1 \rightarrow$ Régimen continuo $\rightarrow$ $P_g = P_p$.

$\delta < 1 \rightarrow$ Cuanto menor es δ y mayor es T, la P_p que se puede colocar para alcanzar $T_{jpMÁX}$ será mayor que la P_g para alcanzar la misma temperatura en régimen continuo.

Esto hace que el área de operación segura aumente: $P_p = f(\delta, T)$ –Fig. 9.11 -.




Fig. 9.11

9.7. Circuito térmico

Si $P_d = k(T_j - T_a) \Rightarrow T_j - T_a = P_d / k$ (9.8)

Donde: $\theta_{ja} = 1/k$ Resistencia térmica entre la juntura y el medio ambiente.




Fig. 9.12

La capacitancia térmica, C_{ja}, representa la capacidad térmica del cuerpo. Cuando no se usan disipadores, el camino del calor generado en la juntura es el siguiente:

- Juntura a cápsula $\Rightarrow$ conducción $\rightarrow \theta_{jc}$.
- Cápsula a medio ambiente $\Rightarrow$ convección $\rightarrow \theta_{ca}$.

Teniendo en cuenta esto, se puede dividir θ_{ja} de modo que $\theta_{ja} = \theta_{jc} + \theta_{ca}$ – Fig. 9.13 -.




Fig. 9.13

En transistores de baja señal, $\theta_{ja} > 100°C/W$. En transistores de potencia, $\theta_{ja} \approx$ algunos °C/W. Esto se debe fundamentalmente a dos factores:

- Se los construye de forma que el calor pase de la juntura a la carcasa más fácilmente.
- Se agregan disipadores.

Cuando se agregan disipadores, el camino térmico es:

- Juntura a cápsula ⇒ conducción → θ_{jc}.
- Cápsula a disipador ⇒ conducción → θ_{cd}.
- Disipador a medio ambiente ⇒ convección (y radiación) → θ_{da}.
- Cápsula a medio ambiente ⇒ convección (y radiación) → θ_{ca}.




Fig. 9.14

De este modo, el circuito térmico equivalente, al utilizar un disipador, es el que se indica en la Fig. 9.14.

En general:

$$\theta_{cd} + \theta_{da} << \theta_{ca} \qquad (9.9)$$

En transistores de baja señal, pero de los cuales se busca extraer la máxima potencia posible, se utilizan disipadores con aletas, que se adaptan al encapsulado del TBJ. En transistores de potencia se usan planchuelas metálicas de mayor dimensión –Fig. 9.15-.




Fig. 9.15

Se busca que el contacto térmico entre el transistor y el disipador sea lo más estrecho posible, para lo cual se usa grasa siliconada, que es un buen conductor térmico y aislante eléctrico. Si el colector está conectado a la cápsula metálica, para aislarlo del disipador se usan lámi-

nas delgadas de mica – Fig. 9.16 -. En las interfases que forman estas láminas de mica con el transistor y el disipador se coloca la grasa siliconada que mejora la transmisión del calor. Cuanto más grande sea el disipador, mayor será la superficie de convección en contacto con el aire.

Pero si el área del disipador es muy grande, la parte más alejada de la cápsula del transistor será poco útil, ya que prácticamente todo el calor será disipado en regiones más cercanas. El tamaño del disipador queda entonces limitado por esta consideración para su óptimo aprovechamiento.




Fig. 9.16

Se pretende que la conducción en el disipador sea lo más fácil posible, y por ello se puede usar en su construcción un metal de buena conducción térmica como el cobre. Sin embargo, se prefiere el aluminio por su menor costo. También se utiliza el aluminio anodizado (negro mate) para favorecer la radiación.

9.9. Estabilidad térmica




Fig. 9.17

En un sistema en estado de régimen (en equilibrio térmico) se cumple que $P_d = P_g$, donde en realidad $P_d = f(T_j)$ y $P_g = f(T_j)$.

Si Tj↑, en TBJ:

En *Si* $\Rightarrow \beta\uparrow$; $I_{CO}\uparrow$

En *Ge* $\Rightarrow I_{CO}\uparrow$

Por lo tanto: $I_C\uparrow$

Si Tj↑:

Pg↑desde V_{CC} hasta $V_{CC}/2$.

Pg↓desde $V_{CC}/2$ hasta 0.




Fig. 9.18

Si graficamos ahora la potencia generada $P_g = f(T_j)$ y la potencia disipable $P_d = f(T_j)$, obtendremos las características mostradas en la Fig. 9.19. Desde el punto de vista térmico, existen tres posibles condiciones de equilibrio para este sistema. Estas son las condiciones de equilibrio estable, inestable e indiferente, que se describen a continuación.

- Equilibrio estable: Puntos A y C. Si $T_j\uparrow \Rightarrow P_d\uparrow$ y $P_g\uparrow$, pero $\Delta P_d > \Delta P_g$. En el nuevo punto $P_d > P_g \Rightarrow T_j\downarrow$ y se vuelve al punto inicial.
- Equilibrio inestable: Punto B. Si $T_j\uparrow \Rightarrow P_d\uparrow$ y $P_g\uparrow$, pero $\Delta P_d < \Delta P_g$. En el nuevo punto $P_d < P_g \Rightarrow T_j\uparrow$ y se pasa al punto de equilibrio estable.
- Equilibrio indiferente: Punto de tangencia entre $P_d = f(T_j)$ y $P_g = f(T_j)$.

En cualquiera de los tres casos indicados ($V_{CC}\uparrow$, $T_a\uparrow$, o $\theta_{ja}\uparrow$), puede ocurrir que, encontrándose el punto Q en un punto A, deba correrse a un punto como el C de mayor T_j – Fig. 9.19.

Si el transistor está preparado para trabajar con dicha T_j no hay problemas, pero en caso contrario se destruirá. Esto significa que el punto Q se traslada a un punto donde $V_{CE} < V_{CC}/2$.




Fig. 9.19

En un transistor de baja señal, la tem-peratura $T_{jMÁX,}$ en general, se encuentra para $V_{CE} << V_{CC}/2$.

En transistores de potencia, en cambio, la RCE tiene una pendiente muy grande pues se lo carga con una carga pequeña – Fig. 9.20 -.

La $T_{jMÁX}$ se ubica entonces, en una tensión $V_{CE} > V_{CC}/2$ y el transistor deberá estabilizarse en un punto como el A.




Fig. 9.20

El punto C ($V_{CE} < V_{CC}/2$) corresponde a una estabilidad incondicional. Aunque varíe cualquiera de los tres factores, el punto de trabajo siempre se encuentra en la misma zona.

El punto A ($V_{CE} > V_{CC}/2$) corresponde a una estabilidad condicional. Si varía alguno de los tres factores, el punto de trabajo puede pasar a la zona del punto C, aumentando bruscamente la T_j. Este fenómeno se denomina "*embalamiento térmico*". En trabajo condicionalmente estable, las condiciones límites serán las indicadas en la Fig. 9.21.




Fig. 9.21

En la condición de estabilidad condicional, la pendiente de la curva de P_d deberá ser mayor o igual que la pendiente de la curva de P_g.

$$\frac{\partial P_d}{\partial T_j} = \frac{1}{\theta_{ja}} \geq \frac{\partial P_g}{\partial T_j} \qquad (9.10)$$

En la condición de estabilidad incondicional, la pendiente de la curva P_g deberá ser negativa, a fin de ser siempre menor que la pendiente de la curva de P_d, que es siempre positiva.

$$\frac{\partial P_g}{\partial T_j} < 0 \qquad (9.11)$$

Para obtener otra expresión de la condición de estabilidad condicional planteamos:

$$P_g = V_{CC} I_C - I_C{}^2 (R_C + R_E) \qquad (9.12)$$

donde: $V_{CC}I_C$ es la potencia que entrega la batería

$I_C{}^2(R_C + R_E)$ es la pPotencia que se consume en las resistencias.

Si $\partial P_g/\partial T_j < 0$ y derivamos, obtendremos:

$$\frac{\partial P_g}{\partial T_j} = \frac{\partial P_g}{\partial I_C}\frac{\partial I_C}{\partial T_j} = [V_{CC} - 2I_C(R_C + R_E)]\frac{\partial I_C}{\partial T_j} \qquad (9.13)$$

Siendo siempre: $\partial I_C/\partial T_j > 0$, la condición será:

$$[V_{CC} - 2I_C(R_C + R_E)] < 0 \Rightarrow I_C(R_C + R_E) > V_{CC}/2 \Rightarrow V_{CE} < V_{CC}/2 \qquad (9.14)$$

El empalamiento térmico es el pasaje del punto Q desde un punto de estabilidad condicional a un punto de estabilidad incondicional, causado por $V_{CC}\uparrow$, $T_a\uparrow$, o $\theta_{ja}\uparrow$, y que produce un aumento brusco de T_j. Este problema puede producirse en transistores de potencia donde R_C es muy baja o en etapas de salida mediante acoplamiento con transformador – Fig 9.22 -.




Fig. 9.22

R.C.E: tg α = -1/ (R_p+ R_E)

R.C.D: tg β = -1/(R_E+ R_p+ n^2.R_C)

En MOSFET de potencia nuca se puede producir embalamiento térmico pues para altas corrientes el factor k disminuye al aumentar la temperatura.

A0.6 – Principios básicos de amplificadores con varios transistores

10.- Principios básicos de amplificadores con varios transistores

Habíamos empezado a analizar circuitos amplificadores de un solo transistor con acople directo de la carga y el uso de la fuente partida de alimentación. El usar acople directo no implica necesariamente el uso de la fuente partida, si bien en la mayoría de los amplificadores de acople directo prácticos se usa este tipo de fuente por la ventaja de que la salida, la entrada, o ambas queden a potencial de reposo nulo (dentro de cierto margen de tolerancia), como se puede obtener en el caso de acople en cascada de transistores bipolares, combinando NPN y PNP, o FET, combinando canales N y P.

Si un circuito preparado para funcionar con fuente partida, se lo hace funcionar con fuente simple, todas las tensiones subirán aproximadamente hacia el centro de la fuente simple, o sea que si un circuito se alimentaba con fuente partida de ± 12V y se lo alimenta solo con 12V, todo va a subir de modo de quedar en el orden de los 6V, tanto en la entrada como en la salida, si es que estaban ajustadas a 0V. Que el circuito pueda funcionar o no en estas condiciones dependerá de las características propias del mismo. La amplitud de la salida se reducirá a la mitad, o la excursión de señal para el caso de una continua (no olvidemos que en definitiva son amplificadores de continua) también se reduce a la mitad. Si se alimenta con +24V, sólo se corren los niveles de tensión cero a +12V, y se mantienen las excursiones.

La idea básica para resolver circuitos con acople directo es la misma que para los de acople capacitivo. Excepto en los casos en que haya resistores de realimentación de colector a base, *la corriente I_C se determinará circulando por la malla de entrada*.

Hasta ahora, sólo se analizaron circuitos con un transistor realimentados por colector o por emisor. Para etapas con varios transistores se utilizan también las otras dos formas de realimentación – ver capítulo 9. -, que son válidas sólo para este caso pues en con un solo transistor darían realimentación positiva.

Entre los ejemplos de amplificadores con varios transistores que no poseen realimentación ni en continua ni en alterna de un transistor a la otro, existen varias combinaciones de dos transistores, con bipolares, con FET y con combinaciones de ambos, muy utilizadas para lograr buena respuesta en frecuencia, como por ejemplo:

- emisor - común seguido por base - común (o sour-ce - común seguido por gate – común), a la que se denomina configuración *cascode.*
- seguidor por emisor (o source) seguido de base (o gate) común.
- seguidor acoplado a un emisor (o source) común.




Fig. 10.1

Como amplificador de un transistor, la peor configuración en cuanto a la respuesta en frecuencia es la de emisor común – Fig. 10.1 -, ya que C_μ se refleja a la entrada por efecto Miller como una capacidad entre base y común $(1 + |A_v|)$ veces mayor que ella (A_v es la amplificación de tensión entre los terminales en que se haya conectado C_μ, es decir, colector y base).

A_v es negativa $\Rightarrow C_\mu.(1 - A_v) > C_\mu$

$C_{ib} = C_\pi + C_\mu.(1 - A_v)$ y $R_{ib} \cong r_\pi$ (admitiendo $r_x \rightarrow 0$)




Fig. 10.2

El problema se soluciona usando base común – Fig. 10.2 -. En esta configuración (admitiendo $r_x \rightarrow 0$) C_μ no se refleja a la entrada.

$$C_{ie} \cong C_\pi \qquad R_{ie} \cong r_d$$

Sin embargo, según se verá oportunamente, con TBJ en base común se tiene una gran dificultad en la respuesta en frecuencia debido al efecto de r_x, lo que hará que para aprovechar su buen funcionamiento con la frecuencia deberá excitarse con un generador de señal de corriente.




Fig. 10.3

En colector común la respuesta en frecuencia también será buena, pero con ganancia de tensión máxima unitaria a frecuencias medias – Fig. 10.3 -. La capacitancia C_π se refleja multiplicada por (1 - Av). (A_v es la amplificación de tensión entre los terminales en que se haya conectado C_π, es decir, emisor y base). $C_{\pi i}^*$ es C_π reflejado a la entrada: $C_{\pi i}^* = C_\pi.(1- A_v)$

Como en muchos casos $A_v \cong 0{,}99$, en general $C_{\pi i}^* << C_\pi$; aunque dependerá del valor de carga R_E frente a r_d.

C_π en emisor común está enfrentado con r_π, y en base-común está enfrentado con r_d. Por lo tanto, la influencia de C_π se va a dejar notar a una frecuencia mucho más baja en emisor común que en base común.




Fig. 10.4

Podemos ver que, cuando conectamos varios TBJ en base común en cascada, si las corrientes son iguales la ganancia de tensión del primer transistor es $A_v = g_m.r_d \cong 1$, con lo que sólo tiene ganancia la última etapa.




Fig. 10.5

Por lo tanto, tener un acople directo de bases comunes no es útil, ya que solamente un transistor (el de salida) tiene ganancia mayor que la unidad. Un primer transistor en base común tiene además el problema de cargar mucho al generador de señal (por su baja impedancia de entrada). Este problema se soluciona colocando un seguidor en la entrada - Fig. 10.4 -. Esta configuración, seguidor – base común, es conocida como *amplificador diferencial* - Fig. 10.5 -.

Si se colocan seguidores entre las etapas de base común, para que todas ganen, se tendrán varios amplificadores diferenciales en cascada – Fig. 10.6 -.




Fig. 10.6

10.1. Emisor común seguido por otro emisor común (ambos desacoplados en alterna)

En los amplificadores con varios transistores, primero se calcula el punto de reposo para el primer transistor y luego se sigue con los siguientes. Para simplificar los cálculos en etapas con acople directo hay que comparar

I_{B2} con I_{C1} cuando la segunda etapa está en emisor o colector común. Si I_{B2} << I_{C1} no hay problemas y el cálculo es muy simple – Fig. 10.7 -.




Fig. 10.7

$R_B = R_{B1} // R_{B2}$

$V_{BB} = V_{CC}R_{B2} / (R_{B1}+R_{B2})$

Si $R_B/\beta_1 << R_{E1}$: $\Rightarrow I_{C1} \cong (V_{BB} - V_{BE}) / R_E$.

Si $I_{C1} >> I_{B2}$: $\Rightarrow$ la caída en R_{C1} es $I_{C1}R_{C1}$.

La caída en R_{E2} tiene que ser 0,7V menor que la que se tiene en R_{C1} por ser un PNP. Teniendo el valor de esta caída de tensión y dividiéndola por R_{E2}, obtengo la corriente de polarización de la segunda etapa I_{C2}. Si quiero verificar los valores, tomo la corriente I_{C2} , la divido por β_2 para calcular I_{B2} y compruebo si realmente este valor resulta despreciable frente a I_{C1}. Si I_{B2} no es despreciable con respecto a I_{C1} , habrá que plantear un sistema de ecuaciones (normalmente se resolverá por tanteo):

$$(I_{C1} - I_{B2})R_{C1} - V_{EB} - I_{C2}R_E = 0 \quad ; \quad I_{C2} = \beta_2.I_{B2} \quad ; \quad V_{BE} \cong \text{cte.} \cong 0{,}7V$$




Fig. 10.8

Con transistores de efecto de campo se recurrirá normalmente al tanteo, siendo los cálculos algo más complicados ya que la relación I_D - V_{GS} no permite una simplificación (como la de suponer $V_{BE} \cong$ cte.).

Para la señal, bastará considerar la carga que la segunda etapa presenta a la primera – Fig. 10.8 -. En este caso queda $R_{C1}//r_{\pi 2}$. (donde de acuerdo al capítulo 7.-, si $g_mR_{ca} << 1/\mu$ se desprecian r_o y r_μ).

Para el circuito de la Fig. 10.9, (etapa *Cascode*): si quedasen los resistores de base sin desacoplar, para la impedancia de entrada de la segunda etapa (que es carga de la primera), R_{i2}, aparecerán divididos por β.

No va a haber gran diferencia en cuanto a la A_v al eliminar el capacitor, porque la impedancia de entrada de la segunda etapa aumenta en R_B/β_o. La ganancia de la primera etapa aumenta, pero la de la segunda disminuye por-

que aparece un divisor de tensión en la entrada. Entonces, no habrá diferencia en A_v siempre y cuando la resistencia de colector de la primer etapa sea mucho mayor que la resistencia de entrada de la segunda etapa.




Fig. 10.9

- Con C_B: $A_{v1} = -g_{m1}(R_C // r_{d2}) \cong -g_{m1}.r_{d2}$; $A_{v2} = g_{m2}R_{ca}$; $A_v = A_{v1}A_{v2} \cong g_{m1}R_{ca}$
- Sin C_B: $A_{v1} \cong -g_{m1}(r_{d2} + R_B/\beta_2)$; $A_{v2} \cong R_{ca}/(r_{d2} + R_B/\beta_2)$; $A_v = A_{v1}A_{v2} \cong -g_{m1}R_{ca}$

10.2. Acople directo con realimentación entre dos transistores para continua

El circuito de la Fig. 10.10 es el más general desde el punto de vista que incluye los dos tipos de realimentación: una de tensión a tensión y otra de corriente a corriente.

Sobre los 470Ω se muestrea una tensión proporcional a la corriente de salida. Esta tensión menos los 0,7V nos da sobre el resistor de 150KΩ una corriente proporcional a la de salida y por lo tanto se tiene una realimentación de corriente a corriente.

Para el análisis en continua bastaría marcar todas las corriente de interés y las tensiones correspondientes (las V_{BE} = cte. independientemente de las corrientes que circulen).




Fig. 10.10

En principio se tienen seis incógnitas: I_{C1}, I_{C2}, V_{CE1}, V_{CE2}, I_{B1} e I_{B2}.

Se sabe que: $I_{C1} = \beta_{F1} I_{B1}$ e $I_{C2} = \beta_{F2}.I_{B2}$.

Faltarían plantear cuatro ecuaciones más circulando por cuatro mallas diferentes. Tiene que haber una ecuación que contenga al diodo base - emisor de la primera etapa, otra ecuación que contenga al diodo base - emisor de la segunda etapa y dos circulaciones por las mallas de colector para hallar V_{CE}. Lo normal es que la corriente de colector de la segunda etapa sea mayor que la de la primera: $I_{C2} \geq I_{C1} \Rightarrow I_{B1} << I_{C2}$. Por lo tanto, admitiremos que por la R = 470Ω circula sólo I_{C2}. Muchas veces se cumple que I_{B2} es despreciable frente a I_{C1} e incluso mejora la estabilidad del sistema. Cuando solo se tienen dos etapas acopladas se puede hacer la resolución del sistema de ecuaciones en forma más o menos simple. Pero cuando se tienen tres o cuatro etapas, la resolución se complica. Por todo esto, la resolución en general se hace *a ojo*, planteando el valor hipotético de una corriente y tratando de resolver hasta llegar a verificar el planteo inicial, con un error del orden del 10% o menor.

Hay que tratar de comenzar al tanteo partiendo de valores más o menos lógicos, de manera de no tomar un valor lejano al que debiera ser aceptable. Para comenzar el tanteo en este ejemplo, hay algunas condiciones que mediante un análisis simple se pueden obtener. Para que el sistema funcione, la caída en los 470Ω tiene que ser superior a 0,7V, porque tiene que abarcar la caída en el diodo base - emisor del primer transistor y la caída en la R=1,5KΩ: $I_{C2}.470\Omega = V_{BE1} + (I_{C1} + I_F).R_{E1} + I_{B1}.150K\Omega$

Para ver la caída que se tiene en R=1,5KΩ hay que observar qué corriente puede venir por la rama realimentada y qué corriente puede circular por el colector de la primera etapa. La I_{C1} está bastante limitada porque en el colector hay un resistor grande (120KΩ), por lo que en este caso $I_{C1} << I_{C2}$.

Admitiendo que la salida está más o menos en el centro de la tensión (cómo no se dice a dónde va acoplado podemos presuponer que está alrededor de los 9V): 9V / 15KΩ = 0,6mA ; 0,6mA.1,5KΩ = 0,9V ≅ 1V. Por lo tanto, en R=470Ω tiene que haber una caída de 1,5 a 1,7V como mínimo, ya que de lo contrario no alcanzaría para alimentar al primer transistor.

Partimos entonces presuponiendo I_{C2} = 3,2mA. Con esto se puede calcular (I_{C1} + I_F) con la caída en R_{E1} o reemplazar $I_{B1}.\beta_{F1} = I_{C1}$ y calcular en forma aproximada I_{C1}. Lo normal es despreciar I_{C1} con respecto a I_F (ver 10.1) y la caída en R=150KΩ. Como $I_F + I_{C2} = I_{RC2}$, multiplicando por R_{C2} obtenemos la caída en ese resistor (I_{RC2}. 2,2KΩ). Con esto podemos obtener la tensión entre colector y común y verificar si la corriente supuesta es la correcta. Y si no es así, modificamos el valor supuesto hacia donde nos de el error. Si partimos de alrededor de 9V, el punto de colector tiene que estar bastante más abajo (3 o 4V). Con 12V de caída en R = 120KΩ $\Rightarrow$ I_{RC1} = 100μA. Normalmente I_{B2} con β = 400 será despreciable frente a los 100μA.

10.3. Etapa de dos transistores realimentados en continua con alta ganancia de tensión

Analizaremos el circuito de la Fig.10.11, resolviéndolo por tanteo. Además veremos la ganancia del conjunto, como una aplicación más del sistema de *bootstrap*. Lo que se está buscando es tener una etapa de muy alta ganancia. Se descuenta que no hay problemas de respuesta en frecuencia porque si se usa una etapa en emisor común para tener ganancia elevada tendrá muy mala respuesta en frecuencia. Para que una etapa tenga alta ganancia tiene que tener una resistencia de carga muy elevada para la señal alterna.




Fig. 10.11

Para tener una R_{ca} grande se podría pensar en hacer una sola etapa con una resistencia de carga de, por ejemplo, 100kΩ. Pero con una alimentación de 9V solo circulará una corriente muy baja, con lo que la transconductancia g_m será muy baja e impedirá lograr una ganancia realmente grande, a menos que se pueda elevar la corriente. Para producir ese aumento de corriente necesario deberemos aumentar V_{CC}, y entonces es muy difícil obtener una ganancia de 1.000 o 2.000 con una V_{CC} limitada, en una sola etapa (ver 8.4.-). Analizando esto, conseguimos un circuito donde la primera etapa permite ganancia muy alta y la segunda es un seguidor por emisor (muy baja impedancia de salida). A través de un sistema de *bootstrap* se puede lograr elevar artificialmente la impedancia efectiva de carga de una etapa.

Resolver este circuito en continua equivale a plantear una corriente de polarización y tratar de llegar a verificar la suposición en forma iterativa.

Se puede plantear una determinada corriente por la malla de salida:

- Calculo cuánto vale la corriente de base de la primera etapa I_{B1}.
- Multiplicando I_{B1} por β hallo I_{C1}.
- Si al valor de la caída de tensión $I_{C1}.R_{C1}$ le resto 0,7V obtengo la caída en R_{E2}.
- Con la caída en R_{E2} = 4,7kΩ se obtiene el valor de la corriente de la segunda etapa, que tiene que compararse con el valor supuesto al principio.

Para empezar, la idea es considerar la tensión en el nodo de salida como la mitad del valor de la fuente de alimentación (4,5V). La corriente por el resistor será entonces de alrededor de 1mA, ajustándose la tensión en el nodo de salida a: 9V - 4,7V = 4,3V.

- $I_{B1} = (V_{E2} - V_{BE1}) / 560K\Omega = (4,3V - 0,7V) / 560K\Omega = 6,4\mu A$
- $I_{C1} = \beta_1.I_{B1} = 0,77mA$
- $I_{C1}.R_{C1} = 0,77mA.6,9K\Omega = 5,3V.$
- $I_{C2} \cong (I_{C1}.R_{C1} + V_{BE2}) / 4,7K\Omega = (5,3V - 0,7V) / 4,7K\Omega = 0,98mA \cong 1mA$

La resistencia de 560KΩ se refleja a la entrada como $560K\Omega/(1-A_v)$ y como hay inversión de fase $A_v < 0$ –Fig.10.12 -. A la salida se refleja como 560KΩ, que en paralelo con 4,7kΩ no modifica este último valor; por lo que no influye en la ganancia, sino sólo en la resistencia de entrada.

En una primera aproximación, puede despreciarse r_o y r_μ. Incluso, el hecho de incluir r_o y r_μ no modifica la resolución del circuito porque $r_{\mu 2}$ queda directamente entre base y común (en paralelo con todo el sistema); el r_{o2} queda en paralelo con los 4,7kΩ y el r_{o1} también queda en paralelo con todo.




Fig. 10.12

Para calcular la amplificación de tensión se resuelve con el modelo del transistor o se refleja a la entrada por relación de tensiones o con un $\beta_{EQUIV} = g_{m2}.(4,7K\Omega//r_{\pi 2})$ (ver capítulo 10), es decir $i_{c2} = g_{m2}.v_{be2} = g_{m2}.i_s.(4,7K\Omega//r_{\pi 2})$. Si se reduce por relación de tensiones, rl primer transistor ve una carga $4,7K\Omega / (1 - A_{v2})$ – Fig. 10.13 -, siendo $A_{v2} \cong 1,5K\Omega / (r_{d2}+1,5K\Omega) \cong 0,984$.




Fig. 10.13

$R_{ca1} \cong [4,7K\Omega / (1 - 0,984)] // (120.1,5K\Omega) \cong 112K\Omega$

$A_{vTOT} = A_{v1}.A_{v2} \cong -g_{m1}.R_{ca1}.1 \cong -3400$




Fig. 10.14

Muchas veces se utiliza el circuito de la Fig. 10.14. En el circuito aparece un capacitor que sale de los emisores de la etapa de salida y queda colocado entre los resistores de colector que alimentan al transistor excitador de esos dos transistores de salida; lo que logra el efecto antes analizado.

El capacitor eleva la amplificación de tensión de la etapa excitadora, por lo que ésta debe entregar mucha menos potencia de alterna y entonces es como si se aumentase la resistencia de carga efectiva de alterna de la etapa excitadora.

A0.7 – Estudio de circuitos R-C

11.- Estudio de circuitos R-C

Circuito pasa-bajos simple




Fig. 11.1

Se trata de un circuito serie R-C que actúa como divisor de tensión, tomándose la tensión de salida sobre el capacitor. La función transferencia se define como la relación entre las transformadas de Laplace de las tensiones de salida y entrada: $T(s) = V_o(s) / V_i(s)$. Cuando se requiera la respuesta en frecuencia se trabajará con valores de la frecuencia compleja "s" que se encuentren sobre el eje imaginario ($s = j\omega$ con $\sigma = 0$), obteniéndose $T(j\omega)$. De este modo, consideraremos $T(j\omega) = V_o(j\omega) / V_i(j\omega)$ y deberemos hallar los diagramas de respuesta en frecuencia del módulo y el argumento:

$$|T(\omega)| = V_o(\omega) / V_i(\omega) \text{ y} \qquad \varphi_T(\omega) = v_o \wedge v_i \qquad (11.1)$$

Obtendremos en principio estos diagramas en forma conceptual.




Fig. 11.2

Para hallar $|T(\omega)|$, observamos que a frecuencia cero el capacitor se comporta como un circuito abierto, no circulará corriente por él y será $v_o = v_i$. Para frecuencia tendiendo a infinito el capacitor será un cortocircuito, y la tensión de salida será nula, para cualquier tensión de entrada. Si se varía la frecuencia desde cero a infinito manteniendo la amplitud de entrada constante, la reactancia del capacitor irá disminuyendo a medida que aumenta la frecuencia y por lo tanto, de acuerdo con el divisor de tensión, la diferencia de potencial entre sus terminales irá disminuyendo; con lo que $|T(\omega)|$ deberá disminuir desde la unidad para $\omega = 0$ hasta anularse para $\omega \to \infty$. La pendiente de la curva en $\omega = 0$ es nula.

Para hallar $\varphi_T(\omega)$, observamos que el circuito serie R-C presenta una impedancia de tipo capacitivo, por lo que la corriente i_i adelantará

a v_i un ángulo comprendido entre *0°* y *90°*. La tensión sobre el capacitor v_o deberá atrasar *90°* respecto a la corriente i_i por tratarse de tensión y corriente en un capacitor; con lo que v_o deberá atrasar respecto de v_i un ángulo comprendido entre *0°* y *90°*. Para $\omega = 0$, la tensión de salida es igual a la de entrada y no hay desfasaje, por lo que $\varphi_T\ (0) = 0$. Para $\omega \to \infty$ el circuito R-C presenta un comportamiento resistivo puro, por lo que la corriente i_i tiende a quedar en fase con v_i , de donde v_o (si bien en un valor cada vez más pequeño) tiende a atrasar *90°* respecto a v_i. Por ello, este circuito se conoce con el nombre de circuito pasa-bajos simple o red de atraso de fase. Las características de respuesta en frecuencia en escala lineal son:




Fig. 11.3

Cuando ω es tal que $X_C = R \Rightarrow |T| = 1/\sqrt{2}$

$\Rightarrow \varphi_T = 45°$ (pues v_i es la diagonal de un cuadrado, $v_R = v_C$)

Se define como frecuencia de corte a la frecuencia para la cual el módulo de la transferencia cae a $1/\sqrt{2}$ de su valor máximo. En este caso, por tratarse de un circuito del tipo pasa-bajos, será una frecuencia de corte superior. En los circuitos R-C simples el módulo de la transferencia será siempre menor que la unidad. Para la resolución analítica por inspección se deberá tener en cuenta que en un circuito R-C con un único capacitor y una o más resistencias siempre se tendrá un polo y un cero y en forma general la transferencia será:

$$T(s) = K \cdot \frac{s - s_o}{s - s_p} \qquad (11.2)$$

En este pasa-bajos, el cero estará en "$s \to \infty$ " por lo que la expresión de *T(s)* será :

$$T(s) = \frac{K}{s - s_p} \qquad (11.3)$$

En un circuito R-C, el polo será real y negativo: $s_p = \sigma_p = -\omega_p$, donde ω_p es la pulsación para la cual la resistencia de Thevenin vista desde los terminales del capacitor iguala a su reactancia.




Fig. 11.4

Con un generador ideal de tensión ($R_s=0$): $1/\omega_p.C=R$

Con un generador real: $1 / \omega_p.C = R + R_s$

Con un generador ideal de corriente: $1/\omega_p.C \rightarrow \infty$

Considerando que se excita con un generador ideal de tensión de señal: $s_p = \sigma_p = -\omega_p = -1/\tau_p$; donde $\tau_p = R.C$

La función transferencia es: $T(s) = \dfrac{K.\tau_p}{1 + s.\tau_p}$; con $s=0$, $T(s) = K.\tau_p = T(0)$

Por lo tanto: $T(s) = \dfrac{T(0)}{1 + s.\tau_p}$

La transferencia $T(j\omega)$ será: $T(j\omega) = \dfrac{T(0)}{1 + j\omega/\omega_p}$

Las expresiones de módulo y fase de la transferencia serán:

$$|T|(\omega) = \frac{T(0)}{\sqrt{[1+(\omega/\omega_p)^2]}} \quad \text{y} \quad \varphi_T(\omega) = -\,arctg\,(\omega/\omega_p) \quad (11.4)$$

$$|T|(dB) = 20.log\,|T| = 20.log\,T(0) - 20.log\,\sqrt{[1+(\omega/\omega_p)^2]}$$

y como $T(0) = 1 \Rightarrow |T|(dB) = -\,20.log\,\sqrt{[1+(\omega/\omega_p)^2]}$

Los diagramas de Bode de módulo y argumento se incluyen a continuación:




Fig. 11.5

En el diagrama de módulo, la diferencia entre la curva real y la asintótica para ω_p es *3dB*. En el de fase, la máxima diferencia entre las curvas real y asintótica es *6°* (en ω_p ambas curvas coinciden).

Circuito pasa-altos simple




Fig. 11.6

En este caso, la tensión de salida del divisor R-C se toma sobre el resistor. Al aumentar la frecuencia manteniendo la amplitud de entrada constante, la reactancia del capacitor irá disminuyendo, por lo que la tensión sobre la resistencia ira aumentando hasta casi igualar a la tensión de entrada cuando $\omega \to \infty$ y la reactancia del capacitor se hace nula.

En el origen ($\omega = 0$) : $|T| = 0$; en el infinito ($\omega \to \infty$) : $|T| = 1$.

A cualquier frecuencia, i_i adelanta a v_i (el circuito tiene comportamiento capacitivo) y como v_o está en fase con i_i , v_o adelanta a v_i .

Las características de respuesta en frecuencia, en escala lineal son:




Fig. 11.7

La función transferencia del circuito es:

$$T(s) = \frac{K.s}{s - s_p} \quad ; \text{ donde: } s_p = \sigma_p = -\omega_p = -1/\tau_p \; ; \; \tau_p = R.C$$

Por lo tanto con $K = T(\infty)$ será: $T(s) = \dfrac{T(\infty).s.\tau_p}{1 + s.\tau_p}$

En este caso será: $T(\infty) = 1$.

La transferencia $T(j\omega)$ será : $T(j\omega) = \dfrac{T(\infty).j\omega/\omega_p}{1 + j\omega/\omega_p}$

Las expresiones de módulo y argumento de la transferencia serán:

$$|T|(\omega) = \frac{T(\infty).\omega/\omega_p}{\sqrt{[1+(\omega/\omega_p)^2]}} \quad \text{y} \quad \varphi_T(\omega) = 90° - arctg\ (\omega/\omega_p) \qquad (11.5)$$

Este es un circuito pasa-altos simple o red de adelanto de fase. Los diagramas de Bode de módulo y argumento se obtendrán como:

$$|T|(dB) = 20.log|T| = 20.log\ T(\infty) + 20.log\ (\omega/\omega_p) - 20.log\ \sqrt{[1+(\omega/\omega_p)^2]}$$

$$\Rightarrow |T|(dB) = 20.log\ (\omega/\omega_p) - 20.log\ \sqrt{[1+(\omega/\omega_p)^2]}$$

$$\omega \to 0: \ |T|(dB) = 20.log(\omega/\omega_p) - 20.log\sqrt{[1+0^2]} = 20.log(\omega/\omega_p)$$

$$\omega \to \infty: \ |T|(dB) = 20.log(\omega/\omega_p) - 20.log(\omega/\omega_p) = 0dB.$$

La frecuencia de corte en este caso será ω_p .




Fig. 11.8

Hasta aquí hemos analizado el circuito pasa-bajos simple, que tenía un cero en infinito; y el pasa-altos simple, con un cero en el origen. Consideraremos ahora un ejemplo de circuito con un polo y un cero finitos, como el indicado en la figura.




Fig. 11.9

A frecuencia nula, el capacitor se comportará como un circuito abierto, por lo que el circuito será un divisor resistivo formado por tres resistores y donde la tensión de salida se toma sobre uno de ellos. Cuando la frecuencia se hace muy elevada, la reactancia del capacitor

tiende a anularse y el circuito se convierte en un divisor resistivo de dos resistores. Al aumentar la frecuencia de cero a infinito la impedancia de la rama que contiene al circuito paralelo C-R_1 va disminuyendo desde $R_1 + R_2$ para $\omega = 0$, hasta R_2 para $\omega \to \infty$; por lo que el módulo de la transferencia debe ir aumentando tal como lo indican las expresiones correspondientes.




Fig. 11.10

En el origen ($\omega = 0$) : $T(0) = R_3 / (R_1+R_2+R_3)$

En el infinito ($\omega \to \infty$) : $T(\infty) = R_3 / (R_2+R_3)$

$$\omega = \omega_C \Rightarrow |T| = T(\infty) / \sqrt{2}$$

Este valor ω_C puede no existir. Existirá si se cumple que $T(0) < T(\infty) / \sqrt{2}$. Si $T(0) << T(\infty) / \sqrt{2} \Rightarrow \omega_C$ corresponderá prácticamente a la pulsación del polo.

Si $T(0) < T(\infty) / \sqrt{2} \Rightarrow \omega_C$ será menor que la pulsación correspondiente al polo.




Fig. 11.11

El circuito presenta impedancia capacitiva, por lo que i_i adelanta a v_i ; como v_o está en fase con i_i , v_o adelanta a v_i .

Tanto para $\omega = 0$ como para $\omega \to \infty$ el circuito es resistivo puro, por lo que $\varphi(0) = \varphi(\infty) = 0°$, tal como se indica en el diagrama lineal de fase de la figura. La función transferencia para este circuito será:

$$T(s) = K \frac{(s - s_o)}{s - s_p}$$

El polo de la transferencia surge de considerar la igualdad entre la reactancia del capacitor y la resistencia de Thévenin vista desde sus terminales ($X_C = R_{Th}$):

$s_p = -\omega_p = -1/\tau_p \; ; \; X_C = R_{Th} \Rightarrow 1/\omega_p C = R_1 // (R_2 + R_3) \rightarrow \tau_p = [R_1 // (R_2 + R_3)\,].C$

El cero de la transferencia estará donde "resuena" la sección paralelo C-R_1:

$$s_o = -\omega_o = -1/\tau_o \quad ; \; 1/\omega_o C = R_1 \rightarrow \tau_o = R_1 .C$$

Reemplazando: $T(s) = K \dfrac{(s + 1/\tau_o)}{(s + 1/\tau_p)} = T(\infty) \dfrac{(s + 1/\tau_o)}{(s + 1/\tau_p)} = T(0) \dfrac{(s.\tau_o + 1)}{(s.\tau_p + 1)}$

De donde: $T(\infty).(\tau_p / \tau_o) = T(0)$

y como $\tau_p / \tau_o = \omega_o / \omega_p \rightarrow \omega_o.T(\infty) = \omega_p.T(0)$

Existirá ω_C según sea la separación entre ω_o y ω_p .

$$T(j\omega) = T(0) \frac{1 + j\omega/\omega_o}{1 + j\omega/\omega_p} \quad \Rightarrow \quad |T|(\omega) = T(0) . \frac{\sqrt{[1 + (\omega/\omega_o)^2]}}{\sqrt{[1 + (\omega/\omega_p)^2]}}$$

Los diagramas de Bode serán:




Fig. 11.12

$$|T|(dB) = 20.\log T(0) + 20.\log\sqrt{[1 + (\omega/\omega_o)^2]} - 20.\log\sqrt{[1 + (\omega/\omega_p)^2]}$$

Si $T(0)(dB) < T(\infty)(dB) - 3dB \Rightarrow$ habrá ω_C .

Este tipo de circuito, donde el capacitor se encuentra en la rama serie, permitirá una mejor transferencia de las frecuencias altas y por lo tanto la pulsación correspondiente al cero de la transferencia siempre será menor que la del polo.

Se puede admitir que una década a cada lado de un polo o un cero, las curvas real y asintótica coinciden en el diagrama de Bode de módulo. Si entre ω_o y ω_p hay dos décadas de diferencia (o si sólo hubiera una década de diferencia), entonces $\omega_C \equiv \omega_p$.

Un último ejemplo, con un capacitor en la rama paralelo sobre la que se toma la salida es el indicado en la figura siguiente:




Fig. 11.13

A frecuencia nula el capacitor se comportará como un circuito abierto y el módulo de la transferencia será igual a "*1*". Para frecuencia tendiendo a infinito, el capacitor será un cortocircuito por lo que la transferencia será la de un divisor resistivo entre R_1 y R_2. El argumento se obtendrá teniendo en cuenta que, a una frecuencia cualquiera v_i ve una impedancia de tipo capacitivo, por lo que i_i adelantará a v_i. Como la rama sobre la que se toma la tensión de salida es más capacitiva que la impedancia total, v_o atrasará a i_i más que v_i, o sea v_o atrasará a v_i. Resumiendo:

$\omega = 0 \rightarrow$ circuito capacitivo puro: v_o y v_i en fase, ambas a $90°$ de i_i.

$\omega \rightarrow \infty \rightarrow$ circuito resistivo puro: v_o y v_i en fase.

Las características de módulo y argumento en escala lineal son las incluidas a continuación.




Fig. 11.14

11.1. Respuesta en el tiempo

Circuito pasa-bajos simple

El circuito pasa-bajos será excitado con una entrada de tipo escalón: $v_i\ (t) = V_i\ .u(t)$ y analizaremos la señal de salida $v_o\ (t)$. La señal de salida $v_o(t)$ responde a la siguiente expresión:




Fig. 11.15

$$v_o(t) = V_i\ .\ (\ 1 - e^{-t/\ \tau p}\ ) \qquad (11.6)$$

La salida v_o tarda alrededor de $5\tau_p$ en alcanzar su valor final V_i .

El tiempo que tarda una señal en ir desde el 10% hasta al 90% de su valor final se lo denomina ***tiempo de crecimiento*** o *Rise time* (τ_r) y puede calcularse la relación entre τ_r y τ_p teniendo en cuenta la ecuación que describe a v_o:

$\tau_r = t_{90\%} - t_{10\%}$

$v_o\ (t_{90\%}\ ) = 0{,}9.V_i = V_i\ (\ 1 - e^{-t90\%/\tau p}\ ) \Rightarrow\ t_{90\%} = 2{,}3.\tau_p$

$v_o\ (t_{10\%}\ ) = 0{,}1.V_i = V_i\ (\ 1 - e^{-t10\%/\tau p}\ ) \Rightarrow t_{10\%} = 0{,}1.\tau_p \Rightarrow \tau_r = 2{,}2.\tau_p$




Fig. 11.16

En los circuitos amplificadores se podrá encontrar normalmente una pulsación de corte superior que resultará ser la inversa de una cierta constante de tiempo τ_h . Tomando a esta última como equivalente al τ_p del circuito pasa-bajos simple analizado, se podrá colocar τ_h en lugar de τ_p y de ese modo obtener el tiempo de crecimiento en función de la frecuencia de corte superior del amplificador.

ω_h : pulsación de corte superior $\rightarrow\ f_h = \omega_h\ /\ 2\pi\ \ ;\ \omega_h = 1\ /\ \tau_h$

$$\tau_r = 2{,}2.\tau_h = 2{,}2 / (2\pi.f_h) \Rightarrow \tau_r = 0{,}35 / f_h \quad (11.7)$$




Fig. 11.17

Si se excita al circuito pasa-bajos simple con un pulso de ancho igual a $\delta >> 5\tau_p$, la forma de la respuesta al flanco creciente del pulso será igual a la vista anteriormente y la tensión de salida alcanzará su valor final V_i antes de sobrevenir el flanco negativo del pulso. En cambio, si $\delta < 5\tau_p$, el decrecimiento de la señal de salida al aparecer el flanco negativo de la señal de entrada comenzará en el v_o correspondiente al instante $t = \delta$.




Fig. 11.18

La entrada es $v_i = V_i.[\, u(t) - u(\, t - \delta\,)]$ y las formas de onda de la salida son las siguientes:

<u>Si $\delta > 5\tau_p$:</u>

$v_o = V_i.(\, 1 - e^{-t/\tau p}\,)$ para $0 \le t \le \delta$

$v_o = V_i.e^{-(t-\delta)/\tau p}$ para $t > \delta$

<u>Si $\delta < 5\tau_p$:</u>

$v_o = V_i.(\, 1 - e^{-t/\tau p}\,)$ para $0 \le t \le \delta$

$v_o\,(\delta\,) = V_i.(\, 1 - e^{-\delta/\tau p}\,)$

$v_o = v_o(\delta).e^{-(t-\delta)/\tau p}$ para $t > \delta$

Si la excitación fuese un tren de pulsos de tensión como se indica en la figura, la forma de la respuesta dependerá de la relación entre los tiempos δ_1 , δ_2 y el τ_p del circuito.

En estado estacionario, se tendrán las siguientes formas de onda para la señal de salida del pasa-bajos simple que estamos analizando (donde para los gráficos de v_o consideramos $\delta_1 = \delta_2$).




Fig. 11.19




Fig. 11.20

Evidentemente, al tomar la tensión sobre el capacitor, a la salida se tiene el valor medio de la tensión de entrada. Puede observarse que para δ_1 y δ_2 mucho menores que $5\tau_p$, la tensión de salida es una onda prácticamente triangular alrededor del valor medio, formada por una serie de rectas de pendiente positiva cuando la tensión de entrada es mayor que el valor medio y de pendiente negativa en caso contrario. Bajo estas condiciones el circuito se comporta como un buen integrador. Si se pretende reproducir lo mejor posible la onda cuadrada, τ_p (o lo que es lo mismo τ_r) deberá ser muy pequeño con respecto a la duración de los pulsos. Por lo tanto, para reproducir una onda cuadrada simétrica con el menor error posible habrá que hacer τ_r mucho menor que el período de la señal o en forma similar, la frecuencia de la señal deberá ser mucho menor que la frecuencia de corte f_h .

Circuito pasa-altos simple




Fig. 11.21

De forma similar a lo hecho con el circuito pasa-bajos, el pasa-altos simple será excitado con una entrada de tipo escalón $v_i\ (t) = V_i\ .u(t)$, y analizaremos la señal de salida $v_o\ (t)$, la cual responde a la siguiente expresión:

$$v_o(t) = V_i\ .\ e^{-t/\tau p} \qquad (11.8)$$




Fig. 11.22

Como vemos en el gráfico, v_o tarda aproximadamente un tiempo igual a $5\tau_p$ en alcanzar su valor final (que en este caso es 0V). La respuesta de este circuito a un pulso también dependerá de la relación entre la duración del pulso δ y la constante de tiempo τ_p. Para $\delta > 5\tau_p$: El capacitor se alcanzará a cargar totalmente, por lo que la tensión de salida sobre la resistencia llegará a anularse antes del final del pulso. Al sobrevenir el flanco negativo del pulso la entrada queda cortocircuitada y toda la tensión V_i del capacitor queda aplicada a la salida en la resistencia, sobre la que se va descargando hasta anularse.

Si $\delta < 5\tau_p$:

$v_o = V_i.e^{-t/\tau p}$ para $t < \delta$

$v_o = v_C(\delta).(1 - e^{-(t-\delta)/\tau p})$ para $t > \delta$

$S_1 = S_2 = \int i(t)\, dt$

(ya que la carga que recibe el capacitor es igual a la que luego entrega)

Se observa que, tanto para $t=0$ como para $t=\delta$, el salto de tensión a la salida es igual al salto de tensión en la entrada, dado que la tensión en el capacitor no puede variar instantáneamente: $v_C(\delta^+) = v_C(\delta)$.

Se define como ***porcentaje de declinación*** *(P)* o inclinación a:

$$P = (V_i - v_o(\delta)) / V_i = (1 - e^{-t/\tau p}).100 \qquad (11.9)$$

Cuando $\delta << \tau_p$, P es muy pequeño y podemos hacer un desarrollo en serie de Taylor de la exponencial, del que tomamos sólo el termino lineal; con lo que el valor aproximado de P es:

$$P \cong (\delta / \tau_p).100 \qquad (11.10)$$

Este coeficiente P tiene gran importancia para juzgar la reproducción de ondas cuadradas cuando existe limitación de la respuesta en bajas frecuencias.

<u>Respuesta en el tiempo de otros circuitos R-C</u>




Fig. 11.23

Se vio que para los circuitos R-C simples se podía establecer una relación inmediata entre la respuesta en frecuencia y la respuesta en el tiempo. En los circuitos de tipo pasa-altos, donde las altas frecuencias

pueden transmitirse bien, cuando se hace la respuesta en el tiempo al escalón resulta que en el flanco del escalón la respuesta es perfecta, pero en la parte plana la respuesta va bajando hasta anularse dado que el circuito simple no responde a la continua.

En circuitos con un capacitor y varios resistores es posible lograr una respuesta no nula para la continua; utilizando, por ejemplo, la configuración de la figura. En los flancos (donde pesan las componentes de Fourier de alta frecuencia que conforman la señal escalón), toda la señal pasa por el capacitor que se comporta como un cortocircuito; mientras que en la parte plana del escalón (frecuencia nula) el circuito se comporta como un divisor resistivo (el capacitor está abierto).




Fig. 11.24

Como en los otros casos, la constante de tiempo del circuito surge de plantear la resistencia equivalente de Thévenin vista desde los terminales del capacitor: $\tau_p = C. (R_1 // R_2)$. La respuesta al escalón de este circuito es la que se indica en el gráfico.




Fig. 11.25

Si se aplica un pulso a cualquier circuito R-C excitado con una fuente de tensión, normalmente el capacitor se va a descargar una vez que termina el pulso. Por lo tanto, una vez eliminado el pulso y pasado el segundo transitorio, la tensión debe llegar a cero obligatoriamente siempre que el capacitor tenga una camino de descarga.




Fig. 11.26

Un caso en donde podría no llegar a cero es el del circuito de la figura, en el que el capacitor se carga con una fuente de corriente, que en algún momento se quita del circuito. En principio, el capacitor no podrá descargarse excepto por sus propias pérdidas. Por lo tanto, una

vez eliminado el pulso de corriente el capacitor quedará con tensión permanente en sus bornes.

Si en el circuito anterior (con R_1 , R_2 y C) se hubiese aplicado un pulso de duración $\delta >> \tau_p$ en lugar de un escalón, en el instante δ se tendría un determinado valor de tensión de salida $v_o\ (\delta^-)$. Cuando sobreviene el escalón negativo, la tensión en el capacitor no puede variar en forma instantánea y por lo tanto, como ya habíamos visto, se cumple que: $v_C\ (\delta^-) = v_C\ (\delta^+)$. A la entrada aparece un cortocircuito y toda la tensión del capacitor, con la polaridad indicada $v_C\ (\delta)$, aparece en los extremos de salida. Por lo tanto debe aparecer en el valor de la tensión de salida v_o un salto de tensión para que se cumpla la condición impuesta por el capacitor: $v_C\ (\delta^-) = v_C\ (\delta^+)$. La tensión de salida debe pegar un salto, la corriente puede pegar un salto, pero como dijimos la tensión en el capacitor se tiene que mantener.

En $t = \delta^-$:

$$v_C\ (\delta^-) = V_i - v_o\ (\delta^-)$$

$$v_o\ (\delta^-) = V_i.\ R_2 / (R_1 + R_2)$$

En $t = \delta^+$:

$$v_C\ (\delta^+) = v_C\ (\delta^-)$$

$$v_o\ (\delta^+) = v_C\ (\delta^+)$$

Salto total de v_o en $t = \delta$:

$$v_o\ (\delta^-) + v_C\ (\delta^+) = V_i$$

Una vez alcanzada esta condición, con la misma constante de tiempo, el capacitor se descargará. El salto de tensión en la entrada se reproduce exactamente en la salida. El salto total que se tiene en la entrada es V_i y el que se tiene en la salida también es V_i ya que es $v_o\ (\delta^-) + v_C\ (\delta^-) = v_o\ (\delta^-) + v_o\ (\delta^+) = V_i$.

Por ejemplo, si se tuviese una resistencia R_3 en serie con el circuito paralelo R_1-C y se aplica un pulso de duración $\delta > 5\tau_p$:




Fig. 11.27

$$v_o\ (\ t=0\ ) = V_i\ .\ R_2\ /\ (\ R_2 + R_3\ )$$

$v_o (t \to \infty) = V_i . R_2 / (R_1 + R_2 + R_3)$

En el instante inicial ya se tiene un divisor resistivo y por lo tanto el salto inicial será menor que V_i. La constante de tiempo será:

$\tau_p = C.[R_1 // (R_2 + R_3)]$

Cuando se produce el salto en la entrada (hay un cortocircuito) el capacitor tendrá una tensión:

$v_C (\delta^-) = V_i . R_1 / (R_1 + R_2 + R_3) = v_C (\delta^+)$




Fig. 11.28

En el momento de cortocircuitar la entrada el resistor R_1 no influye y el capacitor tendrá una tensión $v_C (\delta^-)$ que quedará aplicada al divisor formado por R_3 y R_2.




Fig. 11.29

Si $\delta >> \tau_p$:

$v_C (\delta) = V_i . R_1 / (R_1+R_2+R_3)$, pues si $v_C (0) = 0$ se cargará como:

$v_C (t) = [V_i .R_1 /(R_1+R_2+R_3)] (1-e^{-t/\tau p})$

donde $e^{-t/\tau p} << 1$ cuando $\delta >> \tau_p$.

Por lo tanto:

$v_o (\delta^+) = - v_C (\delta).R_2 /(R_2+R_3) = -[V_i .R_1 /(R_1+R_2+R_3)].[R_2 /(R_2+R_3)]$

Si se calcula el salto completo, dará el mismo valor que el salto en el instante inicial:

$v_o (\delta) + v_o (\delta^+) = v_o (0)$: salto inicial a la salida .

Por lo tanto, el análisis de cualquiera de estos circuitos - ya sea en la respuesta al escalón o al pulso con $\delta >> \tau_p$ - se basa en divisores resistivos.




Fig. 11.30

En caso de no cumplirse $\delta >> \tau_p$ (es decir que $\delta < 5\tau_p$) habrá que plantear las expresiones de carga y descarga del capacitor para poder llegar al resultado.




Fig. 11.31

Como todas las respuestas de circuitos con un sólo capacitor van a ser exponenciales, en todos los casos se podrá definir la constante de tiempo asociada al circuito como: $\tau_p = C.R_{Thevenin}$




Fig. 11.32

Con τ_p se plantean las ecuaciones de carga o descarga y si queremos hallar el valor de la tensión sobre el capacitor en el instante del salto $v_C\ (\delta^-)$, particularizamos la ecuación en ese instante.

Evidentemente debe relacionarse en forma más o menos simple la respuesta en el tiempo con la localización de los polos y ceros en el plano complejo. Por ejemplo, el circuito de la figura (pasa-altos simple)

tiene un cero en el origen y un polo determinado dado por la inversa de la constante de tiempo correspondiente. Como tiene un cero en el origen, la respuesta al escalón tendrá que ser como la que se indica y que ya habíamos visto al analizar este pasa-altos simple.

El circuito reproduce en la salida el flanco presente en la entrada, pero la salida tiende a anularse a medida que el capacitor se carga (por el cero en el origen). Recordemos que por el Teorema del Valor Final, la respuesta al escalón del circuito para $t \rightarrow \infty$ está asociada a la función transferencia para $s \rightarrow 0$. En cambio, si se tiene una resistencia R_1 en paralelo con el capacitor, el cero se desplaza y ya no está en el origen ($s_o = -(R_1.C)^{-1}$), por lo que la respuesta en el tiempo tendrá que ser como se ve en la figura, donde puede apreciarse que la salida no tiende a cero (el valor final está dado por el divisor resistivo formado).

Análogamente, se puede plantear para todos los tipos de circuitos R-C una relación entre la respuesta en el tiempo y la ubicación de las raíces del denominador y del numerador de la transferencia en el plano complejo.

11.2. Análisis de la respuesta en un osciloscopio

Colocando una onda cuadrada de $\delta >> \tau_p$ se puede encontrar la respuesta al escalón y variando la frecuencia es posible hallar la forma de la respuesta para diferentes relaciones entre $T/2$ (semi-período de la señal de entrada) y τ_p.

La forma normal de hallar la respuesta en frecuencia de un circuito determinado consistiría en excitarlo con una onda senoidal pura de frecuencia variable y obtener la salida para cada posible valor de frecuencia. Haciendo la relación entrada-salida en amplitud o en valores eficaces se puede obtener el módulo de la transferencia en función de la frecuencia y con el ángulo de desfasaje entre entrada y salida se conseguirá el argumento de la transferencia.

Sin embargo, si lo que pretendemos es juzgar rápidamente cómo es la respuesta, es decir si hay problemas en altas o bajas frecuencias, una forma rápida de hacerlo es colocar una onda cuadrada y observar la respuesta en el tiempo en el osciloscopio. Si la respuesta a los flancos crece lentamente, evidentemente hay problemas en altas frecuencias; mientras que si la respuesta decae en la parte plana de la señal de entrada, habrá problemas en bajas frecuencias. Incluso pueden llegar a cuantificarse las frecuencias de corte del circuito, simplemente encontrando el tiempo de crecimiento (rise time) para el caso en que haya limitación para altas frecuencias o bien hallando el porcentaje de declinación en circuitos con limitaciones en bajas frecuencias. A partir del porcentaje de declinación puede encontrarse la constante de tiempo del circuito para bajas frecuencias (definimos: $P \cong (\delta / \tau_p).100$) y con ella la frecuencia de corte en bajas frecuencias. En el otro caso, con el

rise time obtenemos el τ_p de altas frecuencias (ya que $\tau_r \cong 2{,}2.\tau_p$) y de ese valor deducimos la frecuencia de corte en alta frecuencia.

Todo lo visto se analizó para un sólo elemento reactivo, que tenía buena respuesta en altas o bajas frecuencias. Podemos tener un circuito como el de la figura, con efectos combinados de problemas en bajas y altas frecuencias. Qué se entiende por frecuencia alta o baja dependerá de los valores relativos de los resistores y los capacitores. A una frecuencia para la cual C_1 se comporta prácticamente como un circuito abierto, es decir que la reactancia de C_1 a esa frecuencia es mucho mayor que R_1, evidentemente C_2 puede comportarse como un circuito abierto, como un cortocircuito, o bien estar actuando simultáneamente con R_2. Supongamos que a una frecuencia determinada la reactancia de C_1 es mucho mayor que R_1 ($X_{C1} >> R_1$). Se puede admitir entonces que, a esa frecuencia, toda la corriente circula por R_1. Si hallamos ahora el valor de la reactancia de C_2 puede darse alguno de estos tres casos:




Fig. 11.33

Caso 1 : $X_{C2} >> R_2 \rightarrow C_2$ todavía se comporta como un circuito abierto.

Caso 2 : $X_{C2} << R_2 \rightarrow C_2$ se comporta casi como un cortocircuito.

Caso 3 : $X_{C2} \sim R_2 \rightarrow Z = R_2 \,//\, X_{C2}$.




Fig. 11.34

Cuando se tienen varios elementos reactivos pueden llegar a construirse diferentes circuitos equivalentes, según sea la incidencia de esos elementos reactivos en el circuito. Un proceso análogo se podría hacer para $X_{C1} << R_1$, donde quedaría en la rama serie C_1 y R_3 o para el caso en que sean comparables ($X_{C1} \sim R_1$). Para el caso particular en que las reactancias de ambas ramas sean del mismo orden que las resistencias, habrá problemas tanto en altas como en bajas frecuencias.

Al colocar una onda cuadrada cuya frecuencia es tal que para la onda senoidal fundamental no se puede despreciar el efecto de ninguno de los capacitores, en la respuesta a esa señal habrá problemas en bajas y altas frecuencias. Dependerá de la relación entre los capacitores y los resistores asociados el hecho de poder hacer un análisis simple o deber tener en cuenta la incidencia simultánea de ambos capacitores.

En gran parte de los circuitos amplificadores se encuentran capacitores cuya influencia sobre la respuesta en frecuencia se hace sentir en rangos de frecuencias muy alejados. Esto ocurre porque normalmente los efectos en frecuencias bajas son causados por capacitores (en general del orden de 1 a 1000 μF) que están en serie con el camino principal de la corriente (estos son los capacitores de acople y desacople); en tanto que el problema a altas frecuencias es causa de las capacitancias asociadas al dispositivo y las parásitas del conexionado (en general del orden de algunos a cientos de pF). Todas estas capacitancias están en paralelo con el camino principal de la corriente. Esto significa que se pueden separar los efectos de unos y otros capacitores. Al hacerlo para el circuito analizado, en frecuencias altas podemos considerar sólo el efecto de C_2, suponiendo que el capacitor C_1 todavía no influye en la respuesta y se comporta como un cortocircuito. Por otro lado, en bajas frecuencias, podrá admitirse que C_1 tiene una reactancia comparable a R_1 y que C_2 se está comportando como un circuito abierto. En otras palabras lo que podemos hacer es separar el efecto de los capacitores que influyen en alta y baja frecuencia, dejando un rango en el cual la respuesta es independiente de la frecuencia.

Excepto en amplificadores que utilizan circuitos resonantes L-C o circuitos realimentados con capacitores, que permiten tener efectos de tipo resonante (o sea polos complejos conjugados), en circuitos con polos reales en general puede separarse la respuesta en frecuencia, consiguiendo en el centro una banda donde se puede admitir respuesta plana. En los casos donde no existe una banda de respuesta plana hay que hacer un análisis particular. Normalmente en los amplificadores no sintonizados se pretende tener un rango de frecuencias medias donde la respuesta permanece plana. Este rango es aquel donde se desprecian todos los efectos reactivos. Generalmente los capacitores que están en serie con el camino principal de la señal se consideran cortocircuitos y aquellos que están en paralelo serán circuitos abiertos.

11.3. Respuesta a un tren de pulsos en estado estacionario

Incluiremos aquí un método que permite calcular cuantitativamente la respuesta a un tren de pulsos en estado estacionario (una vez transcurrido el transitorio inicial). El circuito que utilizaremos es el de la figura, que como ya vimos tiene un cero y un polo finitos. Recordemos que sus valores son:

$$\tau_p = C.[R_1 \,//\, (R_2 + R_3)] \quad \text{y} \quad \tau_o = C.R$$




Fig. 11.35

Las transferencias para frecuencia nula y frecuencia tendiendo a infinito se calculan fácilmente y resultan (tal como antes se vió):

$$T(0) = R_3 /(R_1+R_2+R_3) \quad \text{y} \quad T(\infty) = R_3 / (R_2+R_3)$$

La excitación será un tren de pulsos con la forma que se indica en la Fig. 11.36 (la señal de entrada es una onda rectangular de período T con un ciclo útil del 50% y con una tensión máxima igual a V_i). La señal en la salida, v_o, tendrá la forma indicada, en donde se han marcado los puntos significativos. El valor medio de la salida es:




Fig. 11.36

$$\overline{V_o} = \overline{V_i}.T(0)$$

En este caso $\overline{V_i} = \overline{V_i}/2$ y entonces: $V_o=(V_i/2).T(0)$

La ecuación que describe a v_o entre los instantes $t = 0$ y $t = T/2$ es:

$$v_o(t) = [V_1 - V_i.T(0)].e^{-t/\tau p} + V_i.T(0)$$

Como se indica, la amplitud del salto puede calcularse como el salto en la señal de entrada por la transferencia para frecuencia infinita: $T(\infty).V_i$. Con esto y evaluando la expresión de $v_o(t)$ en el instante del salto podemos calcular el valor de V_1 y V_3.

Por ejemplo: $V_3 = v_o\,(T/2\,) - T(\infty).V_i$.

A0.8 - Respuesta en frecuencia de circuitos amplificadores

12.- Respuesta en frecuencia de circuitos amplificadores

Comenzaremos el análisis a partir de una etapa emisor-común:




Fig. 12.1

De acuerdo al rango de frecuencias de trabajo, se podrán hacer tres modelos equivalentes:

1- Bajas frecuencias: influyen los capacitores de acople o desacople.

2 - Frecuencias medias: donde no hay efectos reactivos.

3 - Altas frecuencias: influyen $C\pi$ y $C\mu$ (o en el caso de un FET las capacidades de gate-source C_{gs} y gate-drain C_{gd}) y las capacidades parásitas del conexionado o las referidas al sustrato en un circuito integrado.




Fig. 12.2

Normalmente, nos va a interesar encontrar el valor de las frecuencias de corte inferior y superior que limitan la zona de banda plana, f_L y f_H, respectívamente (o bien ω_L y ω_H si hablamos en términos de pulsaciones). No va a importar en el análisis de amplificadores de audio comunes qué es lo que ocurre antes de ω_L o después de ω_H . En los casos en que interesa toda la respuesta en frecuencia, no habrá otro remedio que resolver el circuito completo aplicando las técnicas usuales de mallas o nodos o mediante simulación. Para un análisis

simple, lo que interesa fundamentalmente es ubicar ω_L y ω_H y lo que nos va a importar será ver lo que ocurre en los alrededores de ω_L y ω_H .

12.1. Análisis para bajas frecuencias

El circuito equivalente es el siguiente:




Fig. 12.3

Si no se consideran ni r_μ ni r_o , el C_{A2} queda totalmente aislado del circuito de entrada dado que aparece una impedancia infinita (la de la fuente de corriente del modelo), y por lo tanto no va a interactuar con C_{A1} y C_E. Es decir, C_{A2} no tendrá influencia en la ubicación de los polos y ceros impuestos por estos capacitores.

Pero C_{A1} y C_E están ligados por medio de un circuito en donde C_{A1} y C_E no pueden reducirse de ningún modo, ni pueden separarse sus efectos. Lo que sí podría ocurrir es que su influencia comience a frecuencias muy distintas.

En este análisis nos podemos encontrar con lo siguiente:

1 - Si para $\omega = \omega_L$ se puede admitir, por ejemplo, que C_E es un cortocircuito y el único que influye es el capacitor C_{A1}, la resolución del problema es muy simple, porque calculamos ω_L como el recíproco de la constante de tiempo asociada a C_{A1} y suponemos que C_E se comporta como un cortocircuito para la zona de frecuencias que se está estudiando. En este caso, evidentemente no hay interacción, por lo menos en la zona de interés.

2 - Podría ocurrir que para $\omega = \omega_L$, C_{A1} se comporte como un cortocircuito y entonces el efecto del corte está provocado por C_E. El capacitor C_{A1} actúa a frecuencias mucho más bajas. Entonces se obtiene el valor de ω_L del circuito considerando a C_{A1} como un cortocircuito.

Si la frecuencia para la que comienza a influir C_{A1} es por lo menos diez veces menor que la frecuencia para la que comienza a influir C_E, puede considerarse algo como la anterior y simplificar el sistema (punto 2). Análogamente, si la frecuencia para la cual influye C_{A1} es mucho mayor que aquella a la que influye C_E se puede considerar la otra simplificación comentada en el punto 1. Sin embargo, lo normal es

que C_{A1} y C_E interactúan y los polos y ceros pueden depender de ambos capacitores.

Si bien la frecuencia del polo impuesto por C_{A2} podrá calcularse en forma independiente, habrá que buscar un método para poder estimar la frecuencia de corte inferior del circuito, que es lo que interesa.

Se podría obtener una frecuencia de un polo equivalente del circuito de entrada en forma rápida admitiendo un corto en alguno de los dos capacitores, y una frecuencia del polo (en este caso, verdadero) del circuito de salida. Si están muy separadas, nos quedamos con la mayor. Pero si no están muy separadas hay que buscar algún método que permita encontrar la frecuencia de corte inferior del circuito (por ejemplo, en forma gráfica mediante el diagrama de Bode).

12.2. Análisis para altas frecuencias

En este caso, el circuito equivalente es:




Fig. 12.4

En este caso, los capacitores en serie con el camino de la señal se van a comportar como cortocircuitos. r_o y r_μ normalmente van a ser despreciables. Lo que en cambio no va a ser despreciable en el estudio en alta frecuencia de los TBJ, es la resistencia r_x. En bajas frecuencias se la puede despreciar perfectamente, aunque en altas hay que tener en cuenta que la impedancia formada por $r\pi$ y $C\pi$ decrece con la frecuencia y por lo tanto el efecto de r_x se hace mucho más notable. Cuando no se tiene el valor de r_x , lo que se hace es despreciarla y tener una respuesta aproximada que en algunos casos puede tener una diferencia apreciable con la real; o bien la estimamos con un valor más aproximado al real (en general, de decenas a cientos de ohms).

En un circuito como el anterior nos encontramos con que $C\pi$ y $C\mu$ influyen en el mismo rango de frecuencias e interactúan. Por lo tanto habrá que llegar a una expresión de la transferencia completa para encontrar los polos y ceros dados por ambos capacitores.

El estudio completo nos va a llevar al planteo de tres nodos si se tiene en cuenta r_x y su resolución no es simple. Si la etapa en emisor común está acoplada a otras etapas, la complicación será aún mayor pues en la impedancia de carga de una etapa intermedia aparecerá la

influencia de las capacitancias de la siguiente (incluyendo las parásitas del conexionado, pistas de impreso y/o layout del circuito integrado).

Como normalmente va a interesar obtener ω_L y ω_H, y no el diagrama de Bode completo, se desarrollaron métodos que permiten encontrar en forma más simple ω_L y ω_H , tratando de hallarlos por inspección del circuito. Se buscará calcular la resistencia de Thevenin vista desde los terminales de los capacitores y de esa forma obtener una idea de los valores de las frecuencias de corte en forma aproximada en función de las constantes de tiempo asociadas a esos capacitores.

Para calcular ω_L y ω_H se plantea una transferencia genérica con "n" capacitores (en nuestro caso será n=3), y se tratará de encontrar una relación simple entre los coeficientes del polinomio del denominador de esa transferencia con ω_L y ω_H.

Planteamos un circuito genérico con tres capacitores que no pueden reducirse en sus efectos en cuanto a la creación de polos y ceros. Esto equivale a decir que no existe un camino compuesto exclusivamente por capacitores, con lo cual cada capacitor crea un polo y un cero en forma independiente.

Para un circuito con tres capacitores la transferencia será del tipo:

$$T(s) = \frac{Vo(s)}{Vi(s)} = K \cdot \frac{(s-s_{o1}).(s-s_{o2}).(s-s_{o3})}{(s-s_{p1}).(s-s_{p2}).(s-s_{p3})} \qquad (12.1)$$

donde K, tal como está expresada esta ecuación, representa la transferencias para frecuencia tendiendo a infinito; es decir a frecuencias mucho mayores que todos los polos y ceros del sistema.

Se supondrá que tanto para el circuito equivalente de bajas frecuencias como para el de frecuencias altas puede escribirse una expresión análoga de T(s) con tres capacitores cada una, que influyen en dicho rango de frecuencias. Se considerarán seis capacitores en total que pueden ser C_{A1}, C_{A2} y C_E, a bajas frecuencias y $C\pi$, $C\mu$ y C_L (capacidad parásita en paralelo con la carga o correspondiente a una capacidad de entrada de la etapa siguiente), a frecuencias altas.

Desarrollando el denominador vamos a tratar de encontrar ciertas condiciones bajo las cuales ω_H puede expresarse como la relación entre distintos coeficientes del denominador y las condiciones bajo las cuales ω_L también puede expresarse como relación de coeficientes del denominador (*los coeficientes serán distintos pues responden a circuitos distintos*).

Antes de desarrollar el denominador de T(s), y para que no aparezcan muchos signos negativos, reemplazamos los polos por los

valores de pulsación correspondientes. *Todo lo siguiente es válido siempre que se tengan polos reales ubicados en el semieje negativo*.

Para $s_{p1} = -\omega_{p1}$, $s_{p2} = -\omega_{p2}$, $s_{p3} = -\omega_{p3}$:

$$T(s) = \frac{Vo(s)}{Vi(s)} = K.\frac{(s-s_{o1})(s-s_{o2})(s-s_{o3})}{(s+\omega_{p1})(s+\omega_{p2})(s+\omega_{p3})} = K.\frac{(s-s_{o1})(s-s_{o2})(s-s_{o3})}{s^3+ a_2.s^2+ a_1.s+ a_0}$$

donde:

a_0: Producto de los polos $\rightarrow$ $a_0 = \omega_{p1}.\omega_{p2}.\omega_{p3}$

a_1: Suma de los productos de los polos tomados de a dos $\rightarrow$

$a_1 = \omega_{p1}.\omega_{p2}+\omega_{p1}.\omega_{p3}+\omega_{p2}.\omega_{p3}$

a_2: Suma de los polos $\rightarrow$ $a_2 = \omega_{p1}+\omega_{p3}+\omega_{p3}$

Para hallar ω_H vamos a hacer las siguientes consideraciones:

1 - La pulsación de corte ω_H es menor que los polos: $\omega_H < \omega_{pj}$.

2 - Los ceros están muy por encima de ω_H: $\omega_{oj} >> \omega_H$,.




Fig. 12.5

Esta segunda consideración tiene justificación en la práctica, ya que generalmente en los circuitos los valores de los ceros están bastante por encima del ω_H correspondiente.

De acuerdo a estas hipótesis, la característica de transferencia será similar a la que se indica en la figura, donde los sucesivos cambios de pendiente están originados por la presencia de los polos ω_{p1}, ω_{p2} y ω_{p3} por encima de la pulsación de corte superior ω_H.




Fig. 12.6

En todo circuito real tendrá que haber un cero para $\omega \to \infty$, ya que siempre aparecerá una capacitancia en paralelo con todo el circuito debida al conexionado [(1)].

Como analizaremos la respuesta en frecuencia, reemplazaremos a la frecuencia compleja 's' por 'jω' y hallaremos la respuesta en el eje jω, dado que el diagrama de Bode se construye a partir de una excitación senoidal.

Vamos a centrar nuestra atención en la respuesta en los alrededores de ω_H, admitiendo que $|s_{o1}|$, $|s_{o2}|$ y $|s_{o3}|$ son mucho mayores que ω_H. En los alrededores de $|s| = \omega_H$ la expresión quedará:

$$T(s) = \frac{K.\ |s_{o1}|.|s_{o2}|.|s_{o3}|}{s^3 + a_2.s^2 + a_1.s + a_0} \qquad (12.2)$$

Como estamos admitiendo que ω_H es inferior a los polos y normalmente los polos se encuentran bastante separados, en general si ω_{p1} está cercano a ω_H –*polo dominante*-, ω_{p2} y ω_{p3} estarán bastante alejados (o al menos uno de ellos lo estará). Esto implica que en los alrededores de $|s| = \omega_H$, T(s) quedará:

$$T(s) = K\ .\ \frac{\omega_{o1}.\omega_{o2}.\omega_{o3}}{a_1.s + a_o} \qquad (12.3)$$

Si ω_{p1}, ω_{p2} y ω_{p3} están separados (por lo menos una década) o uno de ellos es mucho mayor que los otros se va a cumplir esta condición en forma practicamente estricta.




Fig. 12.6

El caso más desfavorable para el cumplimiento de esta condición va a ser cuando los tres polos coincidan (polo triple). Por supuesto que ω_H va a ser menor que el polo triple porque vamos a tener la suma de tres diagramas que caen 6dB/oct. y el resultado va a caer 18dB/oct.

De cualquier manera, ese va a ser el caso en que se presente la máxima desviación con respecto a la aproximación hecha; y el error podrá llegar a estar entre el 20% y el 40%, dependiendo del orden de la ecuación.

[(1)] *Comentario sobre el cero impuesto por Cμ en un emisor-común:* Hay una frecuencia para la cual el capacitor toma toda la corriente del generador controlado (es decir que la corriente por la carga es nula). El valor del cero es real y positivo, pero de cualquier manera su valor es muy elevado comparado con el de ω_H .

Normalmente, el ω_H obtenido con las simplificaciones vistas es menor que el ω_H real, y este hecho puede demostrarse si se hace el desarrollo completo de la expresión utilizada. Por lo tanto, adoptando el ω_H menor, siempre se está en condiciones de garantizar la respuesta en frecuencia al menos hasta el ω_H obtenido. Volviendo ahora a la expresión anterior:

$$T(j\omega) = \frac{K'}{a_1.j\omega + a_o} \qquad K' = K.\omega_{o1}.\omega_{o2}.\omega_{o3} \quad (12.4)$$

$$s = j\omega$$

surge de inmediato que para frecuencias muy inferiores a ω_H, particularmente para frecuencia cero: $T(0) = K'/ a_0 \Rightarrow |T(0)| = K'/ a_0$.

Por definición: $|T(j\omega = j\omega_H)| = |T(0)| / \sqrt{2} = K'/ (\sqrt{2}.a_0)$. Para que esto se cumpla tendrán que ser iguales la parte real e imaginaria del denominador de T, por lo que $\omega_H.a_1 = a_0$. Finalmente, el valor de ω_H se calculará en forma aproximada como: $\omega_H \cong a_0 / a_1$, ya que las condiciones "1" y "2" enunciadas no siempre se cumplen en forma estricta. El valor de a_0/ a_1 puede obtenerse en base a los valores de los polos del circuito: $(\omega_H)^{-1} \cong a_1 / a_0 = \sum (1/\omega_{pj})$. Y si se cumple que los polos están muy separados entre sí (una década al menos), entonces se tendrá un polo dominante de la respuesta en altas frecuencias, por ejemplo, $\omega_H \cong \omega_{p1}$, donde ω_{p1} correspondería al polo de menor frecuencia de la zona de altas frecuencias.

Para frecuencias bajas se pueden hacer también consideraciones simplificativas. Es decir, si tenemos un cúmulo de polos en la zona de bajas frecuencias, la frecuencia de corte en esa zona va a tener que ser superior a todos los polos, siempre que los ceros estén por debajo de los polos (es decir mientras los ceros no estén intercalados con los polos como para influir en la forma de la respuesta).

Si tenemos tres polos y los ceros están muy por debajo, al sumar las tres curvas, la frecuencia de corte resultará como se muestra en Fig. 12.7.




Fig. 12.7

Para hacer una aproximación de la respuesta en bajas frecuencias se va a admitir que todos los ceros están muy por debajo de ω_L y que ω_L es mayor que todos los polos. Con todos los ceros por debajo de ω_L, en

los alrededores de $|s| = \omega_L$ se pueden despreciar s_{o1}, s_{o2} y s_{o3} y la expresión que se obtiene es la siguiente:

$$T(s) = K. \frac{s^3}{s^3 + a_2.s^2 + a_1.s + a_0} \qquad (12.5)$$

Queda así una expresión donde se suponen los tres ceros coincidentes en el origen (en realidad, sólo se los supone muy por debajo de ω_L). Esta aproximación se cumple en los circuitos prácticos. Los capacitores de acople C_{A1} y C_{A2} tienen el cero en el origen (impiden el paso de continua a la fuente de señal y a la carga), así que en ese caso no es necesaria la aproximación. La aproximación está en el cero del capacitor de desacople que normalmente estaría bastante por debajo de ω_L ($s_{oCE} = -\omega_{oCE} = -1/R_E.C_E$).

En definitiva, tal como en el cálculo de la frecuencia de corte superior, las consideraciones de simplificación son:

1 - La pulsación de corte ω_L es mayor que los polos: $\omega_L > \omega_{pi}$.

2 - Los ceros están muy por debajo de ω_L: $\omega_{oi} << \omega_L$.

Si se puede admitir que los polos van a estar separados, es decir que normalmente no van a coincidir y en general uno de ellos, por ejemplo ω_{p3}, va a estar cerca de ω_L, existirá un *polo dominante*. Finalmente, con estas simplificaciones la expresión resulta:

$$T(s) = K. \frac{s}{a_2 + s} \qquad (12.6)$$

Reemplazando $s = j\omega$:

$$T(j\omega) = \frac{K. j\omega}{a_2 + j\omega} \qquad (12.7)$$

Cuando $\omega \to \infty$, $|T(\infty)| = K$, mientras que en $\omega = \omega_L$, $|T(j\omega = j\omega_L)| = K/\sqrt{2}$. Para que esta condición se cumpla, debe verificarse $\omega_L \cong a_2$.

Finalmente, la forma de obtener ω_L en base a los polos del circuito es: $\omega_L \cong a_2 = \sum \omega_{pi}$

Y si se cumple que los polos están muy separados entre sí (una década al menos), entonces se tendrá un polo dominante de la respuesta en bajas frecuencias, por ejemplo, $\omega_L \cong \omega_{p3}$, donde ω_{p3} correspondería al polo de mayor frecuencia de la zona de bajas frecuencias.

12.3. Método de las constantes de tiempo

Una vez simplificadas las expresiones de las frecuencias de corte inferior y superior bajo las hipótesis enunciadas respecto de la distribu-

ción de polos y ceros, tanto en altas como en bajas frecuencias (admitiendo la existencia de un polo dominante en cada zona, que limita el rango de frecuencias medias), sólo nos resta encontrar una forma de cálculo aproximada del denominador de la transferencia en función de constantes de tiempo fácilmente obtenibles, en lugar de los polos verdaderos del circuito (ya que el valor de cada uno de ellos puede depender de varios capacitores al mismo tiempo). Una método simple resulta de "aislar" cada capacitor de los restantes para asi poder obtener constantes de tiempo por simple inspección.




Fig. 12.7

Para determinar las frecuencias propias del sistema (en otras palabras, los polos del sistema) se buscarán aquellas frecuencias para las que se pueden tener tensiones aplicadas sin tener corriente en los terminales. Para ello el sistema tiene que "resonar". Por ejemplo, en un circuito L-C se puede tener tensión sin tener corriente cuando está en resonancia (la resonancia se dará para una pulsación tal que se verifique $\omega=1/\sqrt{(LC)}$).

En altas frecuencias, se evaluará cómo influye cada capacitancia (en paralelo con el camino de señal), respecto del comportamiento a frecuencias medias del circuito amplificador. Esto es equivalente a obtener la frecuencia propia o polo que impone cada capacitancia, considerando el resto de capacitancias que influyen en altas frecuencias como circuitos abiertos – *frecuencias ficticias* -. La menor de estas frecuencias ficticias (constante de tiempo mayor), podría considerarse como *dominante* y por lo tanto de corte superior (a 3dB) aproximada. Para el caso en que se tengan constantes de tiempo de valores similares, podría admitirse como valor aproximado una constante de tiempo equivalente resultado de la suma de los valores individuales (como en altas frecuencias el ω_H es menor que el ω de todos los polos correspondientes, obviamente la cte. de tiempo tiene que ser mayor que cada cte. de tiempo por separado y es por ese motivo que τ_H se podría aproximar como la suma de las ctes. de tiempo).

$$\tau_H = 1/\omega_H \cong \sum_j \tau_{jo} \qquad (12.8)$$

τ_{jo}: cte. de tpo. debida a la capacitancia C_j, con las restantes como circuitos abiertos.

τ_H sería la *cte. de tiempo equivalente total* presuponiendo que el sistema se comporta con una sola cte. de tiempo o como si tuviese un sólo polo ubicado donde la característica real de la respuesta en altas frecuencias cae en 3dB respecto de su valor a frecuencias medias. A

partir de esta constante de tiempo se calculará el tiempo de crecimiento t_r (rise time).




Fig. 12.8

Análogamente, para bajas frecuencias, se evaluará cómo influye cada capacitor externo (en serie con el camino de señal), respecto del comportamiento a frecuencias medias del circuito amplificador. Esto es equivalente a obtener la frecuencia propia o polo que impone cada capacitor, considerando el resto de capacitores que influyen en bajas frecuencias como cortocircuitos – *frecuencias ficticias* -. Es decir, se calcula la cte. de tiempo asociada a cada capacitor obteniendo la resistencia de Thévenin que "ve" entre sus terminales (indicados en la figura). La mayor de estas frecuencias ficticias (constante de tiempo menor), podría considerarse como *dominante* y por lo tanto, de corte inferior (a 3dB) aproximada. Para el caso en que se tengan constantes de tiempo de valores similares, podría admitirse como valor aproximado una frecuencia equivalente, resultado de la suma de los valores individuales (como en bajas frecuencias, el ω_L tiene que resultar superior a todos los polos, o sea que τ_L tiene que resultar menor, podría aproximarse por el paralelo de las ctes. de tiempo).

$$\tau_L = 1/\omega_L \cong 1/\sum_j (1/\tau_{js}) \qquad (12.9)$$

τ_{js}: cte. de tpo. debida al capacitor C_j, con los restantes como cortocircuitos.

τ_L sería la *cte. de tiempo equivalente total* presuponiendo que el sistema se comporta como si tuviera un sólo polo en bajas frecuencias ubicado donde la respuesta cae 3dB con respecto al valor de frecuencias medias. A partir de τ_L se calculará el porcentaje de declinación *P*.

Resumiendo: $f_L = \omega_L/2\pi \cong \sum (1/\tau_{js})/2\pi \qquad f_H = \omega_H/2\pi \cong 1/2\pi.\sum \tau_{jo}$ (12.10)

12.4. Análisis en alta frecuencia para las tres configuraciones

Emisor-común:

El modelo para altas frecuencias, despreciando r_o y r_μ es:




Fig. 12.9

El análisis se efectúa para un circuito con emisor desacoplado, ya que de hacerlo con el emisor sin desacoplar resultaría similar al análisis para colector-común, porque Cπ se va a transferir a la entrada del mismo modo. La diferencia es que Cμ en el colector-común está directamente a la entrada y en cambio en el emisor-común realimentado por emisor queda multiplicado por (1-Av), con Av correspondiente a la amplificación de tensión del emisor-común realimentado por emisor. El efecto de r_x se incluirá si es necesario en las expresiones donde aparezca $R_{BS}=R_B//R_S$, quedando $R'_{BS}=(R_B//R_S)+r_x$.

Si se aplica directamente la ecuación hallada: $\tau_H \cong \sum \tau_{jo}$, se tendrá $\tau_H \cong \tau_{\pi o} + \tau_{\mu o}$. Donde $\tau_{\pi o} = C\pi.(R_{BS} // r\pi)$ es el τ de la entrada.




Fig. 12.10

$\tau_{\mu o} = R_{\mu o}.C\mu$ con $R_{\mu o}$ calculada como se indica en el circuito: $R_{\mu o}= v_p/i_p$

Por lo tanto: $\tau_H \cong \tau_{\pi o}+\tau_{\mu o}= C\pi.(R_{BS}//r\pi) + C\mu.[(R_{BS}//r\pi)(1+g_m.R_{ca})+ R_{ca}]$

Reordenando esta expresión resulta fácil observar que τ_H puede obtenerse como la suma de una constante de tiempo asociada al nodo de entrada, donde se tendría una capacitancia C_i y una constante de tiempo asociada al nodo de salida, con una capacitancia C_o:

$$\tau_H \cong (R_{BS} //r\pi).[C\pi + C\mu.(1+g_m.R_{ca})] + C\mu.R_{ca}$$

En el primer término tenemos: $C_i= C\pi+C\mu.(1+g_m.R_{ca})$; $R_{Cio} = R_{BS} //r\pi$

y en el segundo término : $C_o = C\mu$; $R_{Coo} = R_{ca}$.

De este modo resultará: $\tau_H \cong \tau_{Cio} + \tau_{Coo}$, donde τ_{Cio} es la cte. de tiempo del circuito de entrada considerando la capacitancia C_o abierta, y τ_{Coo} es la cte. de tiempo del circuito de salida considerando C_i abierta.

Consideradas de hecho esta últimas condiciones, se escribirá directamente: $\tau_H \cong \tau_{Ci} + \tau_{Co}$.

Teniendo en cuenta las expresiones anteriores, podemos ver facilmente que la incidencia de Cμ en la capacitancia de entrada del circuito (C_i) surge de reflejar su valor aplicando la herramienta de reducción por tensión (que en el caso de un capacitor, se conoce como teorema de Miller). Por otra parte, para hallar la incidencia de Cμ en el nodo de salida por inspección podemos aplicar nuevamente la reducción, aunque debe hacerse "mirando" desde la salida del circuito (ya que nos interesa el valor reflejado en ese punto). No se puede reflejar Cμ multiplicándolo por $(1 - Av^{-1})$ como si se "mirase" desde la entrada, porque para hallar τ_{Co} se "mira" desde Cμ reflejado a la salida para encontrar la resistencia de Thévenin sobre la que se descarga - $R_{Coo} = R_{ca}$ -. Por lo tanto, si queremos hallar la capacitancia de salida, el Cμ se va a reflejar por Miller multiplicándolo por $(1-Av_{INV})$, pero como $Av_{INV} = \mu$, Cμ reflejado a la salida será $C\mu.(1-\mu) \cong C\mu$.

Finalmente, podemos ver que la aplicación del teorema de Miller equivale a descomponer Cμ en una componente para la entrada, $C\mu.(1+g_m.R_{ca})$, y en una para la salida, Cμ. A la entrada el polo de Cπ y el de Cμ se unifican y a la salida queda un término $C\mu.R_{ca}$ que muchas veces no se lo va a considerar porque es menor que la constante de tiempo que genera Cμ en la entrada. Por lo tanto, en una configuración de emisor-común, la constante de tiempo que normalmente dominará la respuesta en altas frecuencia será la de la entrada.

Base-común:

El esquema circuital es (sin tener en cuenta r_x):




Fig. 12.11

Despreciando r_o , r_μ y r_x se obtienen las siguientes expresiones:

$\tau_{\pi o} = C\pi.(R_{ES} // r_d)$ con $R_{ES} = R_E // R_S$ $\tau_{\mu o} = C\mu.R_{ca}$

$$\tau_H \cong \tau_{\pi o} + \tau_{\mu o} = \tau_{Ci} + \tau_{Co} = C\pi.(R_{ES} // r_d) + C\mu.R_{ca}$$

Colector-común:

El circuito es (despreciando r_o, r_μ y r_x):




Fig. 12.12

Para determinar las constantes de tiempo por inspección se determinará usando Miller un C_i y un C_o, calculando luego: $\tau_H \cong \tau_{Ci} + \tau_{Co}$.

$C_i = C\mu + C\pi_i^*$; $R_{Cio} = (R_{BS} \,//\, R_{ib})$

con $C\pi_i^* = C\pi.(1-Av) = C\pi.[1 - (\beta_o.R_{ea})/(r\pi + \beta_o.R_{ea})] = C\pi.r\pi/(r\pi + \beta_o.R_{ea})$

La constante de tiempo a la salida será la del emisor, donde debe reflejarse $C\pi$ mirando desde ese terminal del siguiente modo: $C\pi_o^* = C\pi.(1-Av_{INV})$, siendo $Av_{INV} = R_{BS} / (r\pi + R_{BS})$.

Con esto: $C\pi_o^* = C\pi.[1 - R_{BS} / (r\pi + R_{BS})] = C\pi.r\pi / (r\pi + R_{BS})$

Así resultará: $\tau_{Co} = [C\pi.r\pi / (r\pi + R_{BS})].[R_{ea} \,//\, (r_d + R_{BS}/\beta_o)]$

Finalmente:

$$\tau_H \cong \tau_{Ci} + \tau_{Co} = \left[\frac{C\pi.\, r\pi}{r\pi + \beta_o.R_{ea}} + C\mu\right].(R_{BS}//R_{ib}) + \frac{C\pi.\, r\pi}{r\pi + R_{BS}}\,[R_{ea} \,//\, (r_d + R_{BS}/\beta_o)]$$

Como hemos visto, los cálculos aproximados de las frecuencias de corte se tratarán de hacer por inspección. El método se basa en dividir el circuito en estudio en circuitos parciales asociados a cada nodo del circuito original, y hallar la capacitancia equivalente entre cada nodo y común para determinar el valor aproximado de la frecuencia de corte superior. Dicha capacitancia estará formada por la propia que existe entre ese nodo y común más la reflejada por Miller “mirando” desde ese nodo, con la amplificación correspondiente a frecuencias medias. Encontradas estas capacitancias, deberá hallarse la resistencia de Thevenin “vista” desde los extremos de cada una, considerando a las restantes abiertas. Es decir, se evalúa en forma aproximada la incidencia de cada capacitancia o grupo de capacitancias equivalentes entre un nodo y común, sobre el comportamiento que tiene el circuito a frecuencias medias. Haciendo el producto de cada capacitancia por su resistencia asociada se tendrá la constante de tiempo asociada a cada nodo.

La constante de tiempo equivalente total τ_H será la mayor de todas las constantes de tiempo, si hay una dominante, o la sumatoria de todas las constantes de tiempo halladas, si son de orden similar o con-

siderando sólo las de mayor valor. El valor aproximado de la frecuencia de corte superior se determinará como: $f_H = 1 / (2\pi.\tau_H)$.


En una etapa en emisor-común o source-común realimentada para la señal alterna por emisor o source, se podrán distinguir tres nodos:

- un nodo de entrada
- un nodo de salida
- un nodo intermedio (emisor/source) - en un base común, el nodo intermedio será la base/gate - .

Se deberán calcular, por lo tanto, tres constantes de tiempo: τ_{Ci} , τ_{Co} y τ_{Cint} (nodo intermedio). En un circuito con varios transistores deberán tenerse en cuenta los nodos de entrada, salida y uno o más nodos intermedios. Estos últimos serán los de acople entre dos etapas sucesivas y los asociados con electrodos que queden sin desacoplar introduciendo realimentación de señal.

12.5. Comparación de la respuesta en alta frecuencia para las distintas configuraciones

Desde el punto de vista de las salidas, para igual Rca ambas salidas tienen la misma respuesta en frecuencia, admitiendo en principio que la resistencia de salida tiene un valor tendiendo a infinito en las dos configuraciones. Se puede admitir que la constante de tiempo calculada para el circuito de salida da una frecuencia de corte relativamente alta. Se deberá analizar entonces lo que pasa en el circuito de entrada, ya que determinará la influencia relativa de la frecuencia de corte alta de la salida.



Emisor-común Base-común

Fig. 12.13

En emisor-común: si se desprecia Cμ , la única capacitancia que queda en la entrada es Cπ. Admitiendo que R_B // R_S >> rπ quedaría: $\tau = C\pi.r\pi = 1 / (2\pi.f_\beta)$.

En base-común, admitiendo $R_E//R_S >> r_d$ resulta: $\tau = C\pi.r_d \cong 1/(2\pi f_T)$. De acuerdo con esto, la frecuencia de corte superior para el emisor-

común sería f_β, mientras que para el base común sería f_T, por lo que en el emisor-común tendríamos una frecuencia de corte β veces menor que en base-común. Sin embargo, el τ total del circuito de entrada del emisor-común es: $[(R_{BS}+r_x)\ //r\pi].[C\pi+C\mu.(1+g_m.R_{ca})]$.

Si bien R_{BS} baja un poco el valor de $r\pi$, normalmente el $C\mu$ reflejado a la entrada influye mucho más, a menos que la fuente de señal se aproxime a un generador de tensión ideal, pues en ese caso el paralelo entre R_S y $r\pi$ tendería a cero, con lo que la frecuencia asociada a la base subiría mucho y en el caso del TBJ estaría limitada por el valor de r_x.

Normalmente la frecuencia de corte va a resultar inferior a f_β a menos que la fuente de señal se comporte como ideal. Si esto ocurre, para encontrar la verdadera frecuencia de corte habrá que tener en cuenta r_x y se podrá demostrar que $f_x \geq f_\beta$: $f_x = (g_\pi+g_x)/(C\pi.2\pi)$ es algo mayor que f_β.

Con estas condiciones, la entrada del emisor-común normalmente (excepto cuando se excita con un generador de muy baja impedancia) posee una frecuencia de corte f_b tal que: $f_b \leq f_{\beta,}$ mientras que la entrada de un base-común tiene una frecuencia de corte f_e tal que: $f_e \cong f_T >> f_\beta$.

La f_b del emisor-común en la entrada generalmente es tan baja que la de salida resultará despreciable (el efecto del τ de la salida será dominado por el de la entrada).

En base-común ocurre la situación inversa. Como la entrada tiene una respuesta tan elevada (la constante de tiempo es muy baja), normalmente quien fija la frecuencia de corte superior f_H es el circuito de salida. Sin embargo, la presencia de r_x en el TBJ, hace que deba tenerse en cuenta también el nodo de base. En ese caso, deberán reflejarse a la base ambas capacitancias:

$- C\pi_b = C\pi.(1 - Av_{seguidor})$ y $C\mu_b = C\mu.(1 - Av_{E\text{-común con Rea}})$ -

Resumiendo, si suponemos que ambas etapas tienen aproximadamente la misma frecuencia asociada a la salida, mientras que en el emisor-común la entrada tiene una menor frecuencia asociada, la etapa en base-común tiene una respuesta en frecuencia mucho mejor (a menos que la carga tenga una capacidad muy elevada o bien influya el nodo intermedio de base). Por supuesto que siempre hay que considerar que si hay capacidad en la carga de la etapa ésta debe sumarse a $C\mu$ y por lo tanto la frecuencia de corte bajará (la constante de tiempo de la salida es mayor).

La etapa en base-común tiene el problema de la baja impedancia de entrada, por lo que debe colocarse a la entrada alguna otra etapa que adapte impedancias (emisor-común o colector-común).

Si se coloca un emisor-común con alta ganancia aparecen nuevamente los problemas de esta etapa en la respuesta en frecuencia. Si en cambio colocamos un emisor-común de baja ganancia, al reflejar el capacitor $C\mu$ en la entrada su valor no será muy alto, con lo que la capacitancia total de entrada no será tan elevada como para afectar seriamente la respuesta en frecuencia. Los circuitos donde se combinan en cascada emisor-común y base-común, o bien source-común y gate-común se denominan etapas *cascode*.

Colector-común:




Fig. 12.14

$C_i = C\mu + C\pi_i^*$

donde $C\pi_i^* = C\pi.(1-Av_{seguidor})$

Si $R_{ea} >> r_d \Rightarrow Av_{seguidor} \rightarrow 1 \Rightarrow C\pi_i^* << C\pi$

$\tau_{Ci} = (R_{BS} // R_{ib}).C_i$

La R_{Cio} es en general alta (aunque depende de R_s) en tanto que C_i es muy baja (en general algo mayor a $C\mu$ si $R_{ea} >> r_d$). La constante de tiempo de la entrada es normalmente mayor que la de salida de un emisor-común o un base-común; pero en general menor que la de entrada de un emisor-común.

El τ del terminal de emisor será normalmente muy bajo - $\tau_e \cong (2\pi.f_T)^{-1}$ - pues la resistencia que se ve desde ese punto es algo mayor que r_d y la capacitancia reflejada será menor que $C\pi$, por lo que la respuesta en altas frecuencias de esta configuración está dominada por el circuito de entrada, y en general será mucho mejor que la respuesta de un emisor-común aunque más pobre que la de un base-común.

A0.9 – Amplificadores diferenciales y fuentes de corriente

13.- El amplificador de continua

El circuito de la Fig. 13.1a, que carece de capacitores de acople y desacople de señal, permitirá el paso de señales sin atenuación, desde frecuencia nula hasta una máxima dada por una frecuencia de corte superior resultante de la influencia de las capacitancias internas del dispositivo transistor y de las parásitas del conexionado y demás componentes (Fig. 13.1b). En este caso, dicho circuito amplificador en configuración emisor común, amplificará señales desde continua (incrementos de una tensión continua). A estos amplificadores se los conoce como *amplificadores de continua*. Observar que en este caso particular, el generador de señal v_i puede acoplarse en forma directa sin alterar el punto de reposo del transistor ya que la tensión de reposo en el terminal de base, es nula.




Fig. 13.1

La amplificación de tensión $A_v = v_o/v_i$ para señales incrementales de baja frecuencia, así como el resto de los parámetros de señal del amplificador, pueden obtenerse utilizando el modelo circuital de pequeña señal correspondiente (Fig. 13.1c).

Los valores obtenidos coincidirán con los calculados de evaluar las modificaciones de corrientes y tensiones continuas al aplicar un incremento de continua $\Delta v_I = v_i = v_b = V_{BQ'} - V_{BQ} = V_{BQ'} - 0$, en la base. Como puede verse, el uso de este modelo queda justificado para pequeños incrementos de tensión continua de entrada en régimen estacionario, es decir, una vez extinguidos los transitorios debidos a las capacitancias parásitas del dispositivo activo y del circuito.

Suponiendo que $v_i = 0$, si la temperatura ambiente varía entre 27ºC y 37ºC (10ºC de incremento), el ΔI_{CQ} producido por la variación de V_{BEQ} ($\Delta V_{BE}/\Delta T \cong -2mV/ºC \Rightarrow \Delta V_{BE} \cong -20mV$ para un $\Delta T = 10ºC$), provocará un ΔV_{OQ} similar al v_o logrado por una señal v_i del tipo $v_i = +20mV.u(t)$.

La única alternativa para solucionar los problemas planteados de modo de poder construir amplificadores de pequeños incrementos de tensión continua sin que se vean afectados por la variación térmica de V_{BE}, consiste en lograr que la amplificación de tensión para la señal útil v_i sea mucho mayor que la relación $\Delta V_O/\Delta V_{BE}$ para las variaciones de la tensión de barrera V_{BE} con la temperatura.

Para señales alternas puede lograrse dentro de ciertos límites, ya que basta desacoplar R_E totalmente o en parte. Por supuesto, no se corrige con ello la variación de los parámetros incrementales del amplificador por corrimientos del punto de reposo, ni los recortes en la señal que se pudieran producir.

El corrimiento del punto de reposo por efectos de la variación térmica en un amplificador que puede amplificar también incrementos de continua, se manifiesta directamente como un incremento de continua a la salida dado que no hay en el circuito capacitores de acople ni desacople, no distinguiéndose del debido a una señal útil de continua.

Sin embargo, no se puede eliminar la realimentación mediante un capacitor, ya que se está trabajando con señales que son incrementos de continua. La alternativa más simple consiste en hacer que la realimentación para la señal útil sea mucho menor que para la variación térmica de V_{BE}.

Se deberá utilizar entonces un elemento no lineal conectado entre emisor y común que se comporte del siguiente modo:

- Ante variaciones de temperatura, la corriente a través de este elemento no lineal deberá modificarse del mismo modo que lo hace la corriente de colector del transistor. Es decir que la variación de la tensión de emisor del transistor sin dicho elemento no lineal en el circuito no se verá modificada al conectarlo. Se podría decir que ante variaciones térmicas, el amplificador "no ve" al elemento no lineal, o sea, éste presenta al amplificador una resistencia muy elevada.

- Ante la aplicación de señal útil en la entrada del amplificador, el elemento no lineal presentará a éste una resistencia muy baja. Es decir que la variación de la tensión de emisor del transistor sin dicho elemento no lineal en el circuito se verá modificada en forma apreciable al conectarlo.

Este elemento no lineal, que debe comportarse con variaciones de corriente idénticas a las del transistor resultará ser un diodo, como puede verse en la Fig. 13.2a.




Fig. 13.2

El circuito propuesto consiste en agregar un diodo, de características exactamente iguales al diodo emisor-base del transistor, acoplado al emisor de este. Se polariza al transistor y al diodo mediante una fuente V_{EE} y un resistor R_E relativamente altos, de modo de minimizar la variación relativa ΔI_{CQ} / I_{CQ} por efectos térmicos sobre V_{BE} (Tener en cuenta que deberá ser $I_{CQ} = I_{DQ}$ de acuerdo con la hipótesis de suponer características idénticas para ambas junturas). Para la señal útil v_i, el circuito presentará una resistencia equivalente de emisor resultante del paralelo entre R_E y la resistencia dinámica del diodo, r_d, que normalmente será mucho menor que R_E y por ende la amplificación de tensión para la señal v_o / v_i será muy superior a la que se obtendría en ausencia del diodo.

Ante una señal pequeña, como por ejemplo $v_i = +20mV.u(t)$, la variación del potencial del nodo de emisor resulta ser $\Delta v_E = v_e \cong v_i/2$, con lo cual se produce un $\Delta i_{EE} = \Delta v_E / R_E \cong v_i / 2R_E$, pudiendo ser muy pequeño para elevados valores de R_E. Se verificará entonces un *aumento de corriente en el transistor* que se corresponderá con una *disminución de corriente en el diodo*, resultando $\Delta i_C \cong -\Delta i_D$ (se considera $|\Delta i_{EE}| << |\Delta i_C|$). De acuerdo con esto, la señal externa aplicada $v_i > 0$ se distribuirá entre la juntura base-emisor y el diodo, de forma tal que vBE *aumente tanto como* v_D *disminuya*, es decir $\Delta v_{BE} \cong -\Delta v_D \cong v_i / 2$.

Aplicando *linealización* de la relación exponencial i_C-v_{BE} para pequeños incrementos, resulta $\Delta i_C \cong g_m v_i / 2$; y si se verifica que $R_E >> 1/g_m$, nos lleva a $\Delta i_C \cong -\Delta i_D \cong g_m v_i / 2 >> \Delta i_{EE} \cong v_i / 2R_E = 10\ mV/R_E$.

Por otra parte, en el caso en que $v_i = 0$ y se produce un $\Delta T = +10ºC$, entonces $\Delta V_{BE} = \Delta V_D \cong -20mV$ y *las variaciones de corriente*

en ambos dispositivos son iguales en valor y signo, siendo su suma igual a: $\Delta I_{EE} = \Delta V_E / R_E = - \Delta V_{BE} / R_E = +20mV/R_E$.

Como puede verse, la variación en la corriente por R_E resulta ser el doble de la que producía una señal de entrada $v_i = + 20mV.u(t)$, pero ahora se verifica $\Delta I_C = \Delta I_D = \Delta V_E / 2R_E = 10mV/2R_E$; *resultando ser estas variaciones mucho menores a las que causaba* v_i (ya que se supone $R_E >> 1/g_m$). De estos análisis surge que para el circuito dado la *amplificación de tensión para la señal útil* v_i es *mucho mayor* que la relación $\Delta V_O/\Delta V_{BE}$ para las *variaciones de la tensión de barrera* V_{BE} con la temperatura.

13.1. El amplificador diferencial

Tomando como ejemplo de análisis al transistor bipolar (en los FETs sucederá en forma similar al analizar sus parámetros), las dificultades que presentan los amplificadores de continua son:

- Inestabilidad térmica de la tensión de barrera V_{BE}.
- Inestabilidad térmica del factor de amplificación de corriente β (sin considerar los problemas de dispersión en su valor).

Tal como se analizó, el efecto de la variación térmica de V_{BE} puede enmascararse aumentando la amplificación de la señal útil agregando un diodo que posea exactamente las mismas características que el diodo base-emisor del transistor, de modo que su tensión de barrera varíe con la temperatura de la misma forma que V_{BE}.

Se necesita entonces: V_{BE} (27ºC) = V_D (27ºC) y $\Delta(V_{BE}-V_D) / \Delta T = 0$




Fig. 13.3a

Esta condición es poco probable de lograr, aún con junturas teóricamente iguales, pues en la práctica siempre existirá dispersión.

Al efecto de V_{BE}, si existe una resistencia interna del generador de señal, se le agregará la influencia de la variación térmica del β.

Los efectos de los problemas señalados se atenúan en parte reemplazando el diodo por un transistor apareado con el primer transistor amplificador (es decir, con características teóricamente idénticas) y ubicándolos en el chip sobre la misma isoterma, de modo que la juntura base-emisor de uno de ellos actúe como el diodo mostrado anteriormente (Fig. 13.3a). De este modo, si los transistores fuesen exactamente iguales de manera que posean los mismos parámetros a temperatura ambiente y con idénticos corrimientos térmicos de V_{BE}, β e I_{CBO} (cuando pueda influir), quedarían casi solucionados todos los problemas señalados siempre que pudiera utilizarse una resistencia de polarización de emisores, R_E, suficientemente grande como para enmascarar las variaciones térmicas a la salida, respecto a la causada por la señal útil.

Con resistencias iguales en ambas bases se obtendrá igual valor de corriente de polarización en ambos transistores y esta igualdad se mantendrá al variar los β de los dos transistores en un mismo valor.

Si se le conecta un generador a la segunda base y se utiliza al amplificador como amplificador de la diferencia de tensiones en ambas bases (amplificador diferencial), sean estas señales alternas o continuas, el circuito presentará a ambos generadores de señal igual impedancia de carga, siempre que estos posean resistencias internas del mismo valor, cosa que no sucedería en el circuito original con el diodo.

Obviamente, si bien en el análisis inicial se suponen que los transistores que conforman el amplificador diferencial (AD) o par diferencial están perfectamente apareados (incluyendo todos sus parámetros: I_S, V_A, R_B - cuerpo de la base -, etc), en realidad siempre existirán los efectos de desapareamientos, que son muy importantes en la estabilidad y funcionamiento de los amplificadores diferenciales, a pesar que en los circuitos integrados monolíticos (CIM) se puedan lograr apareamientos muy buenos al construir ambos transistores lo más cercanos posibles y dispuestos convenientemente.

Como se explicó, el circuito de la Fig. 13.3a muestra al de la Fig. 13.2 modificado con el reemplazo del diodo por un transistor. De este modo se obtiene un circuito formado por dos transistores que forman un *par acoplado por emisor* si se utilizan TBJs (o un *par acoplado por fuente o source*, si se usan FETs). Para el análisis, se consideran a los dos transistores como una etapa llamada *etapa diferencial* o *amplificador diferencial (AD)*. La misma resulta imprescindible como entrada de todo amplificador de continua. Asimismo, se la debe utilizar toda vez que se requiera amplificar

diferencia de señales, ya sea de continua o variables en el tiempo.




Fig. 13.3b

La amplificación de la diferencia entre las señales de entrada (señales en contrafase para las alternas) o amplificación de modo diferencial, $v_o/(v_{i1}- v_{i2})$, se podría obtener aplicando superposición de las señales de entrada v_{i1} y v_{i2} (Fig. 13.3b), dando como resultado aproximado "$-g_mR_C/2$" (de la Fig. 13.3b puede verse que, para v_{i1}, el circuito equivale a un emisor común realimentado por emisor cuya amplificación de tensión aproximada es "$-g_mR_C/2$", mientras que para v_{i2}, el circuito equivale a un seguidor de amplificación aproximada "1/2" y un base común, de amplificación "g_mR_C").

Por otro lado, la amplificación de las señales comunes a ambas entradas, como lo son por ejemplo las variaciones térmicas de V_{BE} analizadas (o señales en igual fase para las alternas) o amplificación de modo común, $v_o /[(v_{i1}+v_{i2})/2]$, resultará en un cálculo aproximado de valor nulo, como era de esperar que se comporte este amplificador. Sin embargo, se observa en este caso, que la expresión a hallar deberá obtenerse sin aproximaciones ni despreciar términos, para evitar que el valor resultante sea nulo. Específicamente, debe tenerse en cuenta que no se podrá aproximar en este caso $R_E//r_d \cong r_d$, ya que la expresión final de dicha amplificación será función de $[(R_E//r_d) - r_d]$, por lo que la aproximación antes indicada equivaldría a obtener un resultado nulo erróneo.

Si se modifica el circuito de la Fig. 13.3a mediante el agregado de una resistencia en el colector del segundo transistor de modo que sea $R_{C1}= R_{C2}= R_C$, como se indica en el circuito de la Fig. 13.3c, no solo se aprovecha el colector de T_2 como salida V_{O2} del circuito, sino que además ahora es indistinguible cuál transistor es el amplificador y cuál el que provee la juntura base-emisor para la mejora de la amplificación de señal útil. Es decir, dada la simetría, ambos transistores están cumpliendo ambas funciones al mismo tiempo.

Obviamente, las corrientes de reposo serán iguales en ambos

transistores y las mismas que en los circuitos anteriores, con la diferencia de que en este caso las tensiones de colector en reposo serán iguales. Si $v_{i1} = v_{i2} = v_{ic}$, se comprueba que la tensión v_{o1} resulta: $v_{o1} = A_{v1c}.v_{ic}$, donde A_{v1c} es la amplificación de tensión para una señal común a ambas entradas (modo común) con la salida en el colector de T_{13}.

Si se repite el análisis anterior para v_{O2}, se obtendrá una relación similar a la indicada pero con Av2c (amplificación de modo común con la salida en el colector de T2). Dada la simetría existente tanto para la señal de entrada como para la de salida, resulta obvio que se obtendrá $A_{v1c} = A_{v2c}$. Por último, para $\Delta V_{Od} = v_{od} = v_{o1} - v_{o2}$, si $v_{i1} = v_{i2} = v_{ic}$, por la simetría indicada, dicha salida resultará nula para excitación de modo común.




Fig. 13.3c

Para el amplificador de la Fig. 13.3c puede plantearse el siguiente sistema de ecuaciones lineales:

$$V_{o1} = A_{v11}\, v_{i1} + A_{v12}\, v_{i2} \; ; \; v_{o2} = A_{v21}\, v_{i1} + A_{v22}\, v_{i2} \qquad (13.1)$$

donde por ejemplo, A_{v12} es la amplificación de tensión tomando como salida el colector de T_1 y como entrada la señal de base de T_2, v_{i2} (pasivando v_{i1}).

Se define:

- $v_{id} = v_{i1} - v_{i2}$: *tensión de entrada de modo diferencial*.
- $v_{ic} = (v_{i1} + v_{i2})/2$: *tensión de entrada de modo común*.

Transformando las ecuaciones anteriores de modo que se obtengan las tensiones de salida en función de las tensiones de

entrada de modo diferencial y de modo común, pueden definirse:

- **A_{v1d}** = v_{o1} / v_{id} para v_{ic} = 0: *Amplificación de tensión de modo diferencial o con entrada diferencial tomando como salida el colector de T_1.*

- **A_{v1c}** = v_{o1} / v_{ic} para v_{id} = 0: *Amplificación de tensión de modo común o con entrada común tomando como salida el colector de T_1.*

- **A_{v2d}** = v_{o2} / v_{id} para v_{ic} = 0: *Amplificación de tensión de modo diferencial o con entrada diferencial tomando como salida el colector de T_2.*

- **A_{v2c}** = v_{o2} / v_{ic} para v_{id} = 0: *Amplificación de tensión de modo común o con entrada común tomando como salida el colector de T_2.*

Se sobreentiende que, en todos los casos, las tensiones de salida se toman respecto al punto común.

Con el mismo criterio utilizado para las tensiones de entrada, cuando se toma salida diferencial en un AD, puede convenir definir las tensiones de salida de modo diferencial y de modo común como: $v_{od} = v_{o1} - v_{o2}$; $v_{oc} = (v_{o1}+v_{o2})/2$




Fig. 13.4a y b

A partir de esto se pueden definir las siguientes amplificaciones de tensiones:

- **A_{vdd}**: *amplificación de tensión con salida y entrada diferencial.*

- **A_{vdc}**: *amplificación de tensión con salida diferencial y con entrada en modo común.*

- **A_{vcd}**: *amplificación de tensión con salida en modo común y con entrada diferencial.*

- **A_{vcc}**: *amplificación de tensión con salida y entrada en modo común.*

Por ejemplo, $A_{vdd}=v_{od}/v_{id}$ para $v_{ic} = 0$ y $A_{vdc}=v_{od}/v_{ic}$ para $v_{id} = 0$.

Las amplificaciones A_{vdc} y A_{vcd}, denominadas *amplificaciones cruzadas*, serán nulas si se tiene una perfecta simetría, como es el caso que se está considerando.

Como conclusión surge que v_{o1} y v_{o2} pueden obtenerse por *superposición de los efectos causados por las tensiones de entrada de modo diferencial,* v_{id} *y de modo común,* v_{ic}, lo que permite simplificar los cálculos a realizar, a la vez que introducir los conceptos de señales de modo diferencial y común. De esta forma, el par de generadores de tensión de señal de entrada v_{i1} y v_{i2} podrán representarse mediante los generadores equivalentes de tensión de entrada de modo diferencial y común que surgen de despejar v_{i1} y v_{i2} en función de v_{id} y v_{ic}, como se ve en la Fig. 13.4a. Esta última disposición puede interpretarse mediante el diagrama de la Fig. 13.4b).

Se observa entonces que:

- v_{ic} representa una componente de tensión equivalente aplicada simultáneamente a las dos entradas, ya que se desprende que estas quedan conectadas entre sí al anularse v_{id} con v_{ic} aplicada.

- v_{id} es una componente de tensión equivalente aplicada entre las entradas, cosa que surge de circular entre ellas y es la única señal si se anula v_{ic}.

Del mismo modo, para el amplificador de la Fig. 13.3c, podría definirse una resistencia de entrada vista desde los terminales de base para la señal de modo diferencial, $R_{id}= v_{id}/i_b= 2r_\pi$, y otra para la señal de modo común, $R_{ic}= v_{ic}/i_b = r_\pi+\beta 2R_E$.

De acuerdo con esto, y observando la Figs. 13.4b y c, puede considerarse al nodo de los emisores como si estuviera conectado a una *masa virtual* a los efectos de la señal diferencial (modo común nulo). Es decir, existe un incremento nulo de tensión en la unión de los emisores: $\Delta v_E= v_e= 0$.




Fig. 13.4c

Por otro lado, a los efectos de la señal de modo común (modo diferencial nulo), puede admitirse que *prácticamente toda la señal de modo común v_{ic} cae sobre R_E* ($\Delta v_E = v_e \cong v_{ic}$).

Este hecho permite enunciar lo siguiente (Fig. 13.4c):

- Para una señal de entrada de modo diferencial pura ($v_{ic} = 0$), el circuito del par diferencial quedará dividido, a los efectos del análisis de pequeños incrementos, en dos circuitos idénticos (*hemi-circuitos*) formados por dos amplificadores en configuración emisor común sin realimentar, es decir con los emisores a común.

- Para una señal de entrada de modo común pura ($v_{id} = 0$), el circuito del par diferencial quedará dividido, a los efectos del análisis de pequeños incrementos, en dos circuitos idénticos (*hemi-circuitos*) formados por dos amplificadores en configuración emisor común realimentados por emisor mediante una resistencia de valor $2R_E$.

Esta simplificación en el circuito de un AD, que permite analizar su funcionamiento aprovechando su simetría, la cual se pone en

evidencia al transformar las señales de entrada en una de modo diferencial y otra de modo común, se conoce como *Teorema de hemi-circuitos o de Bartlett*. Para cualquier par de señales v_{i1} y v_{i2} se podrían hallar v_{id} y v_{ic} y luego aplicar superposición para encontrar las señales de salida utilizando circuitos distintos para cada señal de entrada (v_{id}, para $v_{ic} = 0$ y v_{ic}, para $v_{id} = 0$).

Si al amplificador de la Fig. 13.3c se lo excita con dos generadores v_{s1} y v_{s2}, de resistencias internas iguales, R_s, teniendo en cuenta que se considera al amplificador perfectamente simétrico y excitado con generadores de iguales resistencias internas, pueden definirse las tensiones en vacío de excitación de modo común y modo diferencial de manera análoga a la realizada para las tensiones aplicadas a las bases de los transistores. Es decir:

$$v_{sd} = v_{s1}-v_{s2} \text{ y } v_{sc}=(v_{s1} + v_{s2})/2$$

En la práctica, las *asimetrías* en la construcción de los transistores, en los valores de R_C (tener en cuenta que uno de estos resistores podría no existir -salida por uno de los colectores o salida simple- y en ese caso cambian completamente los resultados) y en los valores de R_s, harán que se tenga salida de modo común con entrada diferencial y viceversa, con lo que las amplificaciones de tensión cruzadas, de un modo a la entrada a otro en la salida, *no resultarán nulas*. Si las R_C y R_s son iguales nominalmente, pero poseen dispersión (tolerancias), el desapareamiento en los transistores, en las R_C y en las R_s, producirán valores de A_{vdc} y A_{vcd} muy pequeños, pero que deberán tenerse en cuenta al analizar el circuito.

13.2. Parámetros del amplificador diferencial

El AD presenta determinadas ventajas tanto al utilizárselo como amplificador de continua como cuando se requiere una salida proporcional a la diferencia de dos señales cualquiera. Para el amplificador de continua los corrimientos térmicos simultáneos en ambos transistores no deberían afectar la salida ya que su efecto limita la mínima tensión continua que puede amplificarse sin error apreciable. Según se vio, este corrimiento se comporta como una señal de entrada de modo común. Para esto último, interesa que la tensión de salida no se vea afectada por la tensión de entrada de modo común, lo que da una gran flexibilidad en el uso de estos amplificadores para distintas aplicaciones. Es decir, que sólo se debe tener señal de salida cuando hay diferencia entre las señales de entrada, independientemente de sus amplitudes individuales o que posean una componente continua de igual valor. De acuerdo con lo expresado, lo ideal sería tener un amplificador donde la tensión de entrada de modo común no afectara la salida, lo que equivale a tener A_{v1c} y A_{v2c} nulas (o lo que es lo mismo A_{vdc} y A_{vcc} nulas). Como esta

última condición no puede lograrse aunque sí mejorarse, lo importante sería lograr que la amplificación de tensión con entrada diferencial fuera lo mayor posible con respecto a la amplificación de tensión con entrada de modo común. Por este motivo interesa que la relación entre la amplificación de tensión diferencial y la amplificación de tensión de modo común, sea la mayor posible. Evidentemente esta relación dependerá de la forma cómo se tome la salida ya que, en un AD perfectamente simétrico, la tensión de entrada de modo común no se amplificará si la salida es diferencial (A_{vdc} = 0) pero las tensiones de salida simple (v_{o1} o v_{o2}) sí se verán afectadas.

Así, conviene definir un factor de mérito que mida las aptitudes del AD de rechazar las señales de modo común, aunque su definición diferirá según se tome la salida simple o diferencial. Para salida simple, definiremos este factor de mérito, denominado *Relación de rechazo de modo común*, RRMC (o CMRR), como: $RRMC=|A_{v1d}/A_{v1c}|=|A_{v2d}/A_{v2c}|$; o en dB como:

$$RRMC=20.\log|A_{v1d}/A_{v1c}| \qquad (13.2)$$

Si el amplificador es perfectamente simétrico, se cumplirá que:

$$A_{v1d} = - A_{v2d} = A_{vdd}/2 \text{ y } A_{v1c} = A_{v2c} = A_{vcc} \qquad (13.3)$$




Fig. 13.5a y b

Con lo cual, la RRMC resultará, en función de A_{vdd} y A_{vcc} como $|A_{vdd}/2A_{vcc}|$. Para salida diferencial (Fig. 13.5a), el factor de mérito más significativo para medir el rechazo de modo común, es la relación entre la amplificación con salida y entrada diferencial, A_{vdd}, y la amplificación que transfiere una señal de modo común a salida diferencial, A_{vdc} (Fig. 13.5b).

Su significado es el de una relación de discriminación de modo diferencial, pues da noción de cómo el amplificador discrimina una salida diferencial proveniente de una entrada diferencial de una salida diferencial proveniente de una entrada común, aunque la bibliografía la trata normalmente como una RRMC.

$$RRMC = |A_{vdd}/A_{vdc}| \qquad (13.4)$$

Si la simetría es perfecta, $A_{vdc}=0$ y esta relación tenderá a infinito. Por ejemplo, si se utiliza el circuito de la Fig. 13.5a, la tensión sobre R_L ($v_o = v_{od}$), por superposición de las entradas de modo diferencial y modo común será: $v_{od} = A_{vdd}v_{id} + A_{vdc}v_{ic}$. Para apareamiento perfecto, el resultado final sería: $v_{od} = A_{vdd}v_{id}$. Si existiese una diferencia entre los valores de R_C (pequeño desapareamiento), tal que $R_{C1}- R_{C2} = \Delta R_C << R_C$ (R_{C1} ó R_{C2}), A_{vdc} no será nula. En ese caso, la aplicación estricta de hemi-circuitos no resultaría válida, aunque admitiendo su aplicación con una tolerancia dada en los valores de los componentes y parámetros de los dispositivos, podría aplicarse una cuasi-simetría. En ese caso, se tendrían ambos hemi-circuitos con valores similares aunque no idénticos en ambas ramas del AD, obteniéndose (admitiendo para simplificar $R_L >> 2R_C$):

$$A_{vdd} = v_{od}/v_{id} = (v_{o1}-v_{o2})/v_{id} \cong -g_{m1}R_{C1}/2 + g_{m2}R_{C2}/2$$

$$\cong -g_m(R_{C1}+R_{C2})/2 \cong -g_mR_C$$

$$A_{vdc} \cong v_{od}/v_{ic} = (v_{o1}-v_{o2})/v_{ic} \cong -R_{C1}/2R_E + R_{C2}/2R_E \cong -\Delta R_C/2R_E$$

$$\cong -(\Delta R_C/R_C)(R_C/2R_E) \qquad (13.5)$$




Fig. 13.5c

Puede observarse que el desapareamiento afecta en forma importante a la amplificación cruzada, mientras que A_{vdd} casi no se ve afectada.

Repitiendo el análisis para $v_o = v_{o2}$, en el circuito de la Fig. 13.5c y admitiendo en este caso $R_L >> R_C$, se observa que la influencia del desapareamiento en los valores de A_{v2d} y A_{v2c} resulta despreciable, obteniéndose igual resultado que para el circuito apareado:

$$A_{v2d} \cong g_{m2}R_{C2}/2 \quad ; \quad A_{v2c} \cong -R_{C2}/2R_E \tag{13.6}$$

De las expresiones obtenidas resulta importante observar que, para el caso del par diferencial con salida simple, la RRMC será:

$$RRMC_{(s)} = |A_{v2d}/A_{v2c}| \cong g_{m1}R_E \tag{13.7}$$

Es decir, que la RRMC depende de la corriente de reposo y de la resistencia conectada a la unión de los emisores, mientras que cuando se tiene salida diferencial:

$$RRMC_{(d)} = |A_{vdd}/A_{vdc}| \cong g_mR_E/(\Delta R_C/R_C) \cong RRMC_{(s)}/(\Delta R_C/R_C) \tag{13.8}$$

aumenta con la simetría (tendiendo a infinito con apareamiento perfecto).

Puede observarse que, independiente de la simetría, si se modificara el circuito de la Fig. 13.5b, eliminando el resistor de colector del primer transistor, bajo la condición de apareamiento en los transistores y despreciando la corrección en el valor las I_{CQ} por efecto Early, sobre el valor de v_{o2} no habrá influencia del otro colector. Por lo tanto la expresión de la RRMC debería coincidir con $RRMC_{(s)}$. Vale hacer notar que esta etapa así modificada, entrando por la base de T_1 con la de T_2 a común (que resulta ser un seguidor sin R_C que excita a un base común), tiene una buena respuesta en alta frecuencia, lo que la convierte en la etapa utilizada en amplificadores integrados de alta frecuencia (gran ancho de banda desde continua).

13.3. El par diferencial como etapa de entrada de un CI

El AD de la Fig. 13.3c puede representarse del modo que se indica en la Fig. 13.6a, donde se pone de manifiesto las dos entradas y las dos salidas del amplificador. Los signos marcados en cada terminal indican la correspondencia de las fases o signos de los incrementos entre las dos entradas y las dos salidas. Una señal positiva aplicada en la entrada v_{i1}, indicada con signo positivo, produce una señal negativa en el terminal de salida v_{o1} y positiva en el terminal de salida v_{o2}, de acuerdo a los signos marcados en ambos terminales de salida. Esto puede comprobarse por las configuraciones de los transistores del circuito de la Fig 13.3c. Análogamente puede analizarse la entrada v_{i2}.

Si del AD se toma una única salida, el signo de los terminales de entrada indica la correspondencia de la fase de la señal de salida. De este modo, se denominará *entrada no inversora* (indicada con el signo "+") al terminal que produce a la salida una señal en fase con la aplicada en él y *entrada inversora* (indicada con signo "-") al que produce a la salida una señal en contrafase.




Fig. 13.6a

En cualquier AD se observa que, debido a las asimetrías internas, al aplicar una señal de modo común a la entrada se obtiene una señal diferencial de salida y viceversa, lo que hace que las amplificaciones cruzadas no sean nulas. Si suponemos un juego de valores para las cuatro amplificaciones que definen el sistema de ecuaciones $v_{od} = f(v_{id};v_{ic})$ y $v_{oc} = f(v_{id};v_{ic})$, tendremos con: $A_{vdd} = -400$; $A_{vcc} = -0,5$; $A_{vdc} = \pm 0,01$; $A_{vcd} = \pm 0,002$

$$V_{od} = A_{vdd}v_{id} + A_{vdc}v_{ic} = -400v_{id} \pm 0,01v_{ic}$$

$$V_{oc} = A_{vcd}v_{id} + A_{vcc}v_{ic} = \pm 0,002v_{id} - 0,5v_{ic}$$

Las A_{vdc} y A_{vcd} dependen en valor y signo de las asimetrías de cada amplificador en particular. Se entiende por valor de desapareamiento la variación relativa porcentual, por ejemplo $(I_{S1} - I_{S2})/I_{S13}$. Notar que un pequeño desapareamiento (del orden del 1% al 5%) puede llegar a provocar los niveles de amplificación cruzada indicados.

Si se conectan en cascada dos amplificadores idénticos al definido, en la configuración de la Fig. 13.6b y se puede admitir, para simplificar los cálculos que:




Fig. 13.6b

- La resistencia de entrada diferencial del segundo amplificador es mucho mayor que la de salida del primero, es decir R_{id2}

$>> R_{od1}$ de modo de admitir que el segundo amplificador no carga al primero.

- $R_L >> R_o$.

Entonces, $v_o = v_{od2} = f(v_{id1}, v_{ic1}) = A_{vdd(2)}v_{id(2)} + Av_{dc(2)}v_{ic(2)}$

$$= A_{vdd(2)}v_{od(1)} + Av_{dc(2)}v_{oc(1)}$$

Donde $v_{od(1)}$ y $v_{oc(1)}$ son los hallados anteriormente.

Teniendo en cuenta los valores de referencia, vemos que la expresión de v_o se puede simplificar del siguiente modo:

$$v_o = v_{od2} = f(v_{id1}, v_{ic1}) =$$

$$= A_{vdd(2)}A_{vdd(1)}v_{id(1)} + A_{vdc(2)}A_{vcd(1)}v_{id(1)} + A_{vdc(2)}A_{vcc(1)}v_{ic(1)} + A_{vdd(2)}A_{vdc(1)}v_{ic(1)}$$

$$\cong A_{vdd(2)}A_{vdd(1)}v_{id(1)} + A_{vdd(2)}A_{vdc(1)}v_{ic(1)} \qquad (13.9)$$

El resultado resulta lógico cuando se analiza la RRMC del circuito:

$$RRMC = |A_{vdd(total)}/A_{vdc(total)}| \cong |A_{vdd(1)}/A_{vdc(1)}| \qquad (13.10)$$

Es decir que el amplificador que limita el rechazo a las señales de modo común es el que se encuentra a la entrada, dado que el segundo amplificará la señal de salida de modo diferencial que le entregue el primero.




Fig. 13.6c

La Fig. 13.6c muestra un ejemplo de la utilización de un AD para poder medir el desbalance de un circuito puente (como es por ejemplo la estructura circuital de una balanza electrónica, donde R_1 es una resistencia variable con la fuerza aplicada – peso a medir -). En este caso, podemos ver que el equivalente Thévenin del puente, visto desde las entradas inversora y no inversora del amplificador representan los generadores de excitación v_{s1} y v_{s2} con sus respectivas resistencias internas. La exactitud en la medición estará dada por la RRMC del amplificador (admitiendo que este no carga al puente, es decir que la resistencia de entrada del AD resulta mucho mayor que las resistencias del puente).

13.4. Fuentes de corriente para polarizar al par diferencial

Para minimizar los efectos de las señales de modo común, ya sea por la posible componente común de la señal a amplificar o por corrimientos simultáneos de los parámetros de ambos transistores, se necesita aumentar el valor que presenta la resistencia de emisor frente a las variaciones de señales de modo común, sin afectar el valor de las corrientes de reposo. La solución consiste en utilizar una fuente de corriente constante para polarizar los emisores o sources, que posea la mayor resistencia dinámica de salida posible (infinita en el caso ideal) –Fig. 13.7a -.




Fig. 13.7a

Las fuentes de corriente más simples se pueden obtener mediante transistores convenientemente polarizados, como los circuitos de la Fig. 13.7b. Siempre se busca obtener una R_O lo más elevada posible para que la fuente tienda al caso ideal, es decir que I_O sea constante independientemente (casi independiente en el caso real) de la variación de la tensión de salida. (siempre y cuando R_L no sea tan elevada como para provocar la saturación del transistor).

Los problemas de estabilidad de las fuentes de corriente de la Fig. 13.7b (por variaciones de β y V_{BE}, respectivamente, con la temperatura) y el logro de elevadísimas resistencias dinámicas de salida (sin necesidad de integrar resistores, los cuales ocupan un área de integración muchísimo mayor que un transistor), se solucionan en los circuitos integrados utilizando varios transistores.

La fuente de corriente mas simple utilizada en un CIM es la conocida como *espejo de corriente* (Fig. 13.7c). Su funcionamiento se basa en el hecho de que, fijando la corriente por la rama de referencia Ir, si se tienen transistores idénticos la corriente por la rama de salida I_O tendrá aproximadamente el mismo valor que Ir, dado que $V_{BE1}=V_{BE2}$. Es decir, $Ir = (V_{CC} - 0,7V)/Rr$ *se copiará a la rama de salida*.




Fig. 13.7b

Considerando la influencia de las corrientes de base de los transistores, se define al cociente $I_O/Ir = \beta/(\beta+2)$ como *factor de copia de la fuente espejo simple*. Si bien este cociente puede considerarse en general como unitario, tendrá influencia en el caso en que ambas ramas (salida y referencia) sean cada una de ellas parte de cada rama del AD (fuente espejo como carga activa).




Fig. 13.7c

Los beneficios de esta fuente, frente a las indicadas en la Fig. 13.7b, pueden indicarse del siguiente modo: polarizar mediante una Ir (como la I_B del circuito "I"), minimiza los efectos sobre I_C de las variaciones de V_{BE} con la temperatura, y a su vez fijar la tensión base-emisor de T_2 mediante V_{BE1} (como la V_B del circuito "II"), minimiza los efectos sobre I_C de las variaciones de β con la temperatura.

Sin embargo, si bien la fuente de corriente espejo simple es la configuración más elemental, existen otras. En la Fig. 13.7d se presentan algunas de las distintas configuraciones circuitales para las diferentes fuentes de corriente. Los circuitos indicados tienen la particularidad de que I_O "copia" a Ir. En otros términos, podemos considerar a dichos circuitos como bipuertas, con una puerta de entrada (la puerta comando o gobierno) y una puerta de salida (la puerta controlada o gobernada). De esta forma, la característica

fundamental de los circuitos descriptos es su *factor de copia*, es decir, la relación I_O/Ir y su resistencia de salida, R_o.

Todos estos circuitos (salvo la espejo con ganancia de corriente) pueden implementarse con MOSFEts de canal inducido (en cuyo caso el *factor de copia* será unitario, pues $I_G = 0$), pero no preformado (así como tampoco con JFETs) dado que los transistores de la rama de referencia con gate y drain en corto se encontrarían trabajando en la zona óhmica y por lo tanto el esquema no se comportaría como un espejo de corriente.




Fig. 13.7d

El factor de copia varía en estos esquemas de $I_O/Ir \cong \beta/(\beta+4)$ en la cascode, a prácticamente la unidad en la espejo con ganancia de corriente y la Wilson.

La resistencia de salida varía en estos esquemas desde "r_o" en la espejo, hasta valores del orden de "βr_o" en la cascode y Wilson ("r_{ds}" a "$g_m r_{ds}^2$" para los MOSFETs).

Si, tomando como ejemplo la fuente espejo simple, T_1 tuviese un área de emisor del doble de valor que la de T_2 (es decir, $I_{S1} = 2I_{S2}$), la corriente de salida sería la mitad que la de referencia. Pero dado que la relación de corrientes es una constante para cualquier Ir, el comportamiento de esta fuente sigue siendo la de un espejo de corriente, con copia no unitaria. De igual modo sucede si la fuente espejo se implementara con MOSFETs donde $W_1 = 2W_2$, por ejemplo.

Si se polariza al par diferencial mediante una fuente de corriente I_O, puede obtenerse en forma simple la $V_{idmáx}$ aproximada a aplicar, manteniendo los transistores del diferencial trabajando en la zona activa (Fig. 13.7e).




Fig. 13.7e

Si $V_{id} = V_{BE1}-V_{BE2} > 0$, entonces $I_{C1} > I_{C2}$, (debiendo cumplirse que $I_{C1}+I_{C2} \cong I_O$, despreciando las corriente de base). Si V_{id} es suficientemente grande como para que $I_{C1} = I_O$ e $I_{C2} = 0$, entonces significa que, aproximando linealmente la característica exponencial, V_{BE2} debe disminuir un $\Delta V_{BE} \cong V_T$ para obtener I_{C2} nula y por lo tanto V_{BE1} aumentar en igual valor. Así, la $V_{idmáx}$ será aproximadamente $2V_T$.

Obviamente, esto es válido mientras se cumpla que $V_{CC} – I_O R_C > 0$, es decir no sature T_1 para corrientes menores a I_O. En caso de no cumplirse esta condición, el $V_{idmáx}$ será menor que $2V_T$.

En el caso de los MOSFETs, el análisis resultará similar, obteniéndose un $V_{idmáx} \cong V_{GSQ}-V_{TH}$ (o $V_{GSQ}-V_P$ en el JFET, para valores de $I_O < I_{DSS}$)

13.5. Offset

Podemos definir de una forma genérica a la tensión residual o “de offset” como la tensión de entrada diferencial necesaria a aplicar en reposo al amplificador, con el fin de minimizar los efectos de desapareamiento, de modo tal que afecten lo menos posible a la señal diferencial útil amplificada.

Si la salida es diferencial, se suele definir el offset como *la tensión de entrada diferencial necesaria para lograr salida diferencial nula*.

Sin embargo, en otros esquemas circuitales conviene a veces definir la tensión residual o de offset como la tensión de entrada diferencial necesaria para obtener iguales corrientes en las dos ramas del par. Por ejemplo, en el par acoplado por emisor de la Fig. 13.7a, si existe un desapareamiento entre las áreas de emisor de T_1 y

T_2, es decir entre I_{S1} e I_{S2}, ($\Delta I_S = I_{S1} - I_{S2}$) puede determinarse la tensión de offset obteniendo la tensión diferencial de entrada necesaria para igualar las corrientes en ambas ramas, desapareadas por los valores de I_{S1} e I_{S2}:

$$V_{off} = V_{id(off)} = V_{BE1}-V_{BE2} = V_T\ln(I_O/2I_{S1})-V_T\ln(I_O/2I_{S2})$$

$$= V_T\ln(I_{S2}/I_{S1}) = V_T\ln(1+\Delta I_S/I_{S1})$$

Tener en cuenta que, en general el desapareamiento de algún parámetro particular de un dispositivo no superará el 5% en circuitos integrados de tecnología actual. Por lo tanto:

$$V_{off} \cong \pm V_T(\Delta I_S/I_S) \qquad (13.11)$$

Donde I_S es el promedio entre I_{S1} e I_{S2} o cualquiera de los dos valores, dado que son muy similares. Y el signo "±" se debe a que el desapareamiento resulta aleatorio y dependiente en valor de la tecnología de fabricación del dispositivo.

En el par acoplado por source de la misma figura, si existe desapareamiento entre las tensiones de umbral V_{TH} de ambos transistores, la V_{off} se calculará como:

$$V_{off} = V_{GS1}-V_{GS2} = (I_O/2k)^{1/2} + V_{TH1} - (I_O/2k)^{1/2} - V_{TH2} = V_{TH1}-V_{TH2} \cong \pm \Delta V_{TH}$$

La aplicación de una tensión de offset, V_{off}, como tensión diferencial de entrada para equilibrar las corrientes de colector por ambas ramas del diferencial, provocará, para el caso de transistores bipolares, una variación en las corrientes de base. Las diferentes caídas de tensión en los resistores conectados a las bases de un par diferencial, como por ejemplo las resistencias equivalentes de los generadores de señal equivalentes conectados en cada entrada, R_{s1} y R_{s2} vistas anteriormente, desequilibrarán nuevamente dichas corrientes de colector. Se define entonces una *corriente residual* o de *offset* como la que provee un generador de corriente diferencial que tenga en cuenta esta diferencia de corrientes de base ($I_{off} = I_{B1} - I_{B2}$). Obviamente, no será necesario considerar dicha corriente de offset para un diferencial con transistores JFET o transistores MOSFET.

Para compensar el offset (tensión y corriente) pueden utilizarse soluciones como las indicadas en los circuitos de las Figs. 13.8a y b. En ellos se ajustarán los resistores variables de modo que sin tensión de entrada diferencial aplicada, la tensión v_{OdQ} sea nula (En el caso "a", variando V_{BE} y por lo tanto I_C de cada transistor – ajuste exponencial - y en el caso "b", variando R_C sin modificar I_C – ajuste lineal -).

En un amplificador operacional donde el circuito diferencial de entrada y/o subsiguientes podrán tener salida simple o diferencial, el

ajuste se realizará buscando tensión nula a la salida cuando el circuito se alimenta con fuente simétrica ($\pm V_{CC}$). Se debe tener en cuenta que, si los generadores de señal poseen resistencias internas que influyan en el comportamiento del circuito, deberán conectarse resistencias de ese valor y anular v_{sd} para el ajuste del offset.

Resulta importante notar que, para un AD, la RRMC se relaciona con la tensión residual o de offset como:




Fig. 13.8

$$RRMC = |A_{vdd}/A_{vdc}| = (dV_{off}/dV_{ic})^{-1} \text{ para } v_{Od} = 0 \qquad (13.12)$$

O sea, la V_{ic} necesaria para lograr $v_{Od} = 0$, será RRMC veces mayor que V_{off}.

Definidas la tensión y corriente residual a una dada temperatura, para el caso del par diferencial de la Fig. 13.8a, cuando los resistores de emisor son nulos:

$$V_{off}(T) = V_{BE1}(T) - V_{BE2}(T) \; ; \; I_{off}(T) = I_{B1}(T) - I_{B2}(T) \qquad (13.13)$$

Es decir, la que se tienen en el AD para tener iguales corrientes en los dispositivos o tensión v_{OdQ} nula, según sea el caso; el desapareamiento de los dispositivos y los componentes asociados producirán un corrimiento, deriva o *drift térmico* de los offset, $\Delta V_{off}/\Delta T$ y $\Delta I_{off}/\Delta T$, respectivamente. Evidentemente el signo de este corrimiento no puede ser previsto.

- $\Delta V_{BE}/\Delta T \cong -2$ mV/ºC.
- $\Delta V_{off}/\Delta T = \Delta(V_{BE1} - V_{BE2})/\Delta T \cong 2$ µV/ºC.
- $\Delta I_{off}/\Delta T \cong 5$ nA/ºC.

Observar que de tratarse de la etapa de entrada de un CIM, el potenciómetro de ajuste será externo y por lo tanto tendrá un coeficiente de temperatura distinto al de los integrados, lo que provocará un aumento en la deriva térmica.

Puede entenderse la deriva térmica (tanto de tensión como de corriente) como una señal perturbadora (de tensión o corriente) de modo diferencial de valor:

$$v_{id} = (\Delta V_{off} / \Delta T).(T_{máx} - T_{mín}) \; ; \; i_{id} = (\Delta I_{off} / \Delta T). (T_{máx} - T_{mín})$$

Si se polarizan los emisores o sources (según se hable de transistores bipolares o de efecto de campo) de un AD con una fuente de corriente, al variar las tensiones de alimentación, teóricamente la salida diferencial, v_{od}, no debería verse afectada. Sin embargo, la resistencia interna equivalente de dicha fuente de corriente y las asimetrías que pueden existir en el circuito producen variaciones de la tensión de salida al variar los valores de las fuentes de alimentación. Se define entonces una relación de rechazo a las variaciones de la tensión de las fuentes de alimentación o *Sensibilidad de la tensión residual de entrada* al variar la tensión de alimentación. Dicha relación se expresa como:

$$\text{RRFA (o SVRR)} = \Delta V_{off} / \Delta V_{CC} \text{ para } \Delta V_{Od} = v_{od} = 0 \qquad (13.14)$$

$$\text{o bien: RRFA (o SVRR)} = \Delta V_{Od} / \Delta V_{CC} \text{ para } \Delta v_{Id} = \Delta v_{Ic} = 0$$

La fuente de corriente Widlar brinda mayor inmunidad de su corriente de salida respecto a las variaciones de V_{CC} (Fig. 13.9). La relación entre la corriente de referencia Ir e I_O es una ecuación trascendente dada por: $I_O R_E = V_T \ln(Ir/I_O)$.

Puede observarse que no sólo existe una relación logarítmica entre I_O y V_{CC} (menos sensible que la lineal de la fuente espejo) sino que además la caída de tensión en R_E (de decenas a centenares de Ω) provoca una disminución de algunos mV a decenas de mV en V_{BE2}, haciendo $I_O << Ir$. Es decir, puede obtenerse una corriente de polarización de decenas μA mediante una corriente de referencia Ir = (V_{CC}-0,7V)/Rr de algunos mA. En una fuente espejo se necesitaría integrar una Rr muy grande para lograr una I_O de ese nivel (con el gasto de área de integración que esto implica). Por otro lado, una corriente de polarización de ese nivel no solo trae un consecuente aumento de la resistencia de entrada diferencial del amplificador, al disminuir g_m, sino que además disminuye el nivel de ruido que aportan los semiconductores, lo que es beneficioso para evitar enmascarar señales pequeñas de entrada. Es cierto que también disminuye la amplificación diferencial al disminuir la transconductancia, pero el parámetro a priorizar en el par diferencial como etapa de entrada de un amplificador integrado es la RRMC.




Fig. 13.9

13.6. El amplificador operacional básico

El circuito de la Fig. 13.10 representa el esquema simplificado de un amplificador operacional integrado (OPAMP) con TBJs, en cuya salida se conectó una carga R_L. En un CIM, la mayoría de los resistores serán reemplazados por transistores que harán las funciones de éstos (además de otras ventajas que se verán al estudiar los amplificadores con cargas activas), ocupando mucha menor área de integración.




Fig. 13.10

Puede verse que la etapa de entrada resulta ser un par acoplado por emisor. A esta le sigue una etapa amplificadora en emisor común y finalmente una etapa de salida, en este caso en configuración seguidor en clase A (aunque en general resulta más común una etapa de salida de potencia en clase B). La entrada inversora del amplificador corresponderá a la base de T_1 y la no inversora a la de T_2 (conectada a común en esta figura).

Se define como *Rango de tensión de modo común*, al rango de valores de tensión de entrada de modo común comprendidos entre un mínimo y un máximo tal que todos los transistores del circuito permanezcan en MAD, es decir, que el circuito amplificador siga funcionando como tal. Cabe tener en cuenta que puede admitirse que, para la obtención de valores aproximados del *Rango de tensión de modo común*, siendo la amplificación de modo común de muy bajo valor, los valores de las corrientes de reposo se mantendrán prácticamente constantes ante señales de entrada de modo común. Por lo tanto, los límites lo darán la saturación del transistor de salida de la fuente de polarización del par diferencial y la saturación de uno o ambos transistores del par diferencial:

$$-V_{CC} + V_{CE4(sat\ incip)} + V_{BE2} < V_{ic} < V_{CC} - R_C I_O/2$$

$$-V_{CC} + 1{,}4V < V_{ic} < V_{CC} - R_C I_O/2$$

Para los FETs se buscarán igualmente las condiciones límite de estrangulamiento incipiente de los transistores de la fuente de polarización y del AD.

A0.10 – Amplificadores diferenciales con carga activa

14.- Amplificadores diferenciales con carga activa

Introducción




Fig. 14.A

Para aumentar su amplificación, la carga resistiva de un par diferencial simétrico se podría en primera instancia, reemplazar por fuentes de corriente –FI-. Implementando estas por fuentes espejo simple, el circuito sería el de la Fig. 14.A. La carga está formada por las fuentes espejo T_5-T_3 y T_5-T_4 – Fig. 14.B -.




Fig. 14.B

Despreciando corrientes de base, como por T_5 circula I_{OF}, su área de emisor deberá ser el doble que las de T_3 y T_4 para que por estos circule una corriente $I_C = I_{OF}/2$ de modo de mantener la simetría.

Para calcular el valor de la tensión de colector respecto de común de T_1 y T_2 para este amplificador en vacío, se deberá considerar la relación existente entre I_C, V_{BE} y V_{CE}. Puede demostrarse que, en reposo (bases de T_1 y T_2 a común):

$$V_{O2} = \frac{(V_{CC} - V_{BE2})V_{A2}}{V_{A2} + V_{A4}}$$

En este caso, puede considerarse que ambas ramas poseen una carga *activa* pues la resistencia dinámica que presentan T_3 y T_4 a T_1 y T_2 resultan distintas – mucho mayores – que las respectivas resistencias estáticas, aunque estrictamente los generadores controlados del modelo incremental de T_3 y T_4 no se activan, ya que estos transistores poseen una V_{BE} = cte. Fijada por T_5.

Por otro lado, si la simetría es perfecta, las amplificaciones de tensión con entrada diferencial y salida simple y diferencial serán respectivamente:

$$A_{v2d} = \frac{v_{o2}}{v_{id}} = \frac{g_{m2}}{2}(r_{o2} \,//\, r_{o4}) = \frac{V_{A2}V_{A4}}{2V_T(V_{A2}+V_{A4})} = -\frac{V_{Aef}}{2V_T}$$

$$A_{vdd} = \frac{v_{od}}{v_{id}} = -2A_{v2d} = -\frac{V_{Aef}}{V_T}$$

Donde: $V_{Aef} = \frac{V_{A2}V_{A4}}{(V_{A2}+V_{A4})}$

Como la amplificación de tensión es muy elevada, el rango de linealidad será mucho menor que en el caso de carga resistiva ($V_{id} << 2V_T$) debido a la casi inmediata saturación de los transistores ante un pequeño valor de tensión de entrada diferencial.

De igual modo, un pequeño desbalance en reposo de los parámetros teóricamente apareados de los pares de transistores que conforman el par diferencial – T_1 y T_2 - y la carga activa – T_3 y T_4 - respectivamente, provocarían variaciones en los valores de las tensiones y corrientes similares a los que se produciría al aplicar una tensión diferencial en un amplificador apareado. Por ejemplo, si I_{S1} es ligeramente mayor que I_{S2}, aumentará I_{C1} y disminuirá I_{C2} tal como si se aplicara $v_{id} > 0$ en un par perfectamente apareado.




Fig. 14.C

En estas condiciones, V_{OQ} se correría sensiblemente de acuerdo con la amplificación de tensión. Por lo tanto, en ausencia de señal los transistores T_2 – T_3 ó T_1 - T_4 podrán saturar.

Normalmente, se modifica entonces el amplificador de la forma que se indica en la Fig. 14.C, en el que la corriente de referencia del espejo que actúa como *carga activa* – CA -, es la corriente de colector de uno de los transistores del par diferencial. Se logra así un lazo de

realimentación que estabiliza la polarización – si la fuente espejo, posee factor de copia unitario, tiende a igualar las corrientes por ambas ramas del amplificador diferencial, disminuyendo los efectos de los desapareamientos.

Por supuesto, deberá tomarse salida simple por T_2, ya que en colector de T_1 se tiene una impedancia muy baja (aproximadamente r_d). Sin embargo, puede verse por inspección que al copiar en señal i_{c4} a i_{c3}, se tendrá sobre la carga (no mostrada en la figura) el doble de variación de corriente que en la salida simple del amplificador diferencial de la figura A, o sea que se tendrá un valor de amplificación con entrada diferencial, A_{vd}, equivalente a A_{vdd} del amplificador de la Fig. 14.A.

La denominación de carga activa es más evidente en este caso, pues T_4 actúa como dispositivo activo de carga para T_2, ya que se enciende su generador controlado de señal.

Al referirse a la fuente de corriente que actúa como carga activa espejo (CAE) se quiere indicar cualquier fuente de corriente en que una de las ramas *copia* la corriente que circula por otra, considerada como referencia. Entendemos por "copia" que entre la corriente de salida de la fuente y la de referencia exista proporcionalidad en todo el rango útil de corrientes del circuito. Esta constante de proporcionalidad o factor de copia de la FI, es el valor de *"a"*, indicado en los problemas de la serie de FI y CA – publicación 66.08.14 del CEI -.

Este factor *"a"*, puede interpretarse como una *ganancia de corriente* de la fuente. Por ejemplo las FI T_3-T_5 y T_4-T_5 de la Fig. 14.A poseen a = 1/2, admitiendo corrientes de base nulas.




Fig. 14.D

Cualquiera de estas fuentes indicadas en la Fig. 14.D podría reducirse a una fuente espejo simple como la primera, considerando dos transistores equivalentes que poseen un factor de amplificación de corriente equivalente (β_{Feq}) y una tensión de Early equivalente (V_{Aeq}).

Del mismo modo, cualquiera sea el circuito amplificador diferencial (AD) como los indicados en la Fig. 14.E, podrá reducirse a un par diferencial simple con β y V_A equivalentes, por lo que analizaremos fundamentalmente el circuito con la configuración de la Fig. 14.C.




Fig. 14.E

Cabe acotar que la mayor parte de los circuitos de las figuras D y E pueden implementarse con transistores bipolares o de efecto de campo, con las salvedades que se hará en cada caso. El análisis de la configuración con TBJ resulta válido si los circuitos anteriores se implementan con transistores FET – JFET ó MOSFET - Fig. 14.F -, considerando el factor de modulación del largo del canal, λ, en lugar de la tensión de Early y haciendo la salvedad que la corriente de gate es nula en continua y el factor de amplificación de corriente β_{FET} es muy elevado en bajas frecuencias.




Fig. 14.F

Por ejemplo, si bien en la mayoría de los casos consideraremos al par diferencial como dos transistores acoplados por emisor o por source, para el caso de transistores bipolares se utiliza también el par acoplado por colector, como aparece en último término en la Fig E. Esta última configuración busca incrementar la resistencia de entrada – uno de las necesidades a satisfacer en los amplificadores ideales de tensión y transconductancia -, y es utilizada como etapa de entrada del amplificador operacional – AO – de uso común, AO741.

Se hace notar que sólo el MOSFET de canal inducido podrá utilizarse en las FI espejo, pues tanto los JFETs como los MOSFETs de canal preformado no se encuentran en modo activo con $V_{DG} = 0$.

14.1. Análisis de las condiciones de reposo del AD con CAE

En los circuitos integrados (CI) la carga a conectar al terminal de salida de un AD con CAE, se elige de modo que posea características que permitan incidir favorablemente sobre su funcionamiento.

Se admitirá, en un primer estudio, que los dos transistores del AD son idénticos entre sí, lo mismo que los dos que conforman la CAE.

Para comprender y justificar la configuración que deberá tener la carga a conectar, se describe inicialmente el funcionamiento del amplificador en vacío.

Considerando una fuente espejo con $\beta_{CA} \to \infty$ – Fig. 14.G – y sabiendo que: $I_C = I_S e^{V_{BE}/V_T}(1+V_{CE}/V_A)$




Fig. 14.G

$I_{C1} = I_{C2} = I_{C3} = I_{C4} \cong I_{E1} = I_{E2} = I_{OF}/2 \Rightarrow$

$$\Rightarrow I_{C2}/I_{C1} = I_{C4}/I_{C3} = \frac{1+V_{EC4}/V_{A(PNP)}}{1+V_{EB3}/V_{A(PNP)}} = 1$$

(dado que $V_{EC3} = V_{EB3}$) $\Rightarrow V_{EC4} = V_{EB3} \Rightarrow V_{OQ} = V_{CC} - V_{EB3}$

Las corrientes en ambas ramas serán iguales, así como también la tensión en los colectores ($V_{CB4} = 0$).

Notar que $V_{CE1} = V_{CC} – V_{EB3} + V_{BE1} \cong V_{CC}$, prácticamente invariable bajo cualquier condición, ya sea por desapareamiento o en funcionamiento con señal.

En el caso de una fuente espejo con MOSFET perfectamente apareados, se alcanzaría la misma expresión dado que las corrientes de gate son nulas y por ende el factor de copia unitario $-V_{OQ} = V_{CC} - V_{SG3}$ - (es decir $V_{DG4} = 0$).

Como en TBJs la corriente de base no es despreciable, es fácil ver que la corriente de referencia de una fuente espejo, no será igual a la corriente de colector del transistor de esa rama. Como el valor de la tensión base – emisor será el mismo en los dos transistores de la fuente, la corriente de salida de ésta - suponiendo al transistor de salida en saturación incipiente – será igual a la corriente de colector del transistor de referencia, pero no a la corriente de referencia Ir.

En el circuito de la Fig. 14.G, $Ir = I_{C1}$ será: $Ir = I_{C1} = I_{C3} + I_{B3} + I_{B4} \cong I_{C3} + 2I_{B3}$.

Esto indica que el factor de copia de una fuente espejo con TBJ no será unitario aún para transistores idénticos.

Como pequeños desapareamientos entre las ramas del AD con su carga incluida, inciden fuertemente tanto en la condición de reposo – pudiendo llevar a saturación a alguno de los transistores de la rama de salida -como en señal – RRMC -, la suposición de despreciar I_B al analizar la CAE requeriría que estrictamente sea $I_B = 0$, es decir $\beta_{CA} \rightarrow \infty$. Esto solo puede admitirse si se utilizan MOSFET.

Dado que para $V_{i1} = V_{i2} = 0$ (condición de reposo), $I_{C1} = Ir$ de la CAE será algo mayor que I_{C4}, si T_4 se encontrase en saturación incipiente y las ramas del par no serán perfectamente simétricas aunque sean iguales los dos transistores del AD y de la CAE.

Como del circuito de la Fig. 14.G se desprende que forzosamente deben ser $I_{C2} = I_{C4}$ y $V_{BE1} = V_{BE2}$, para que I_{C2} no sea exactamente igual a I_{C1}, deberá intervenir el efecto Early. Esto significa que V_{CE2} será menor que V_{CE1} y por ende $V_{EC4} > V_{EB3}$, saliendo T_4 de su condición de saturación incipiente, obteniéndose valores de $I_{C1} > I_{C2}$ con $V_{OQ} < V_{CC} - V_{EB3}$.

Cabe hacer notar que al utilizar MOSFET en la CAE, el transistor de la rama de referencia funcionará en modo activo con $V_{DS} > V_{DSE}$.

Para lograr $I_{CQ1} = I_{CQ2}$ – corrientes simétricas en ambas ramas del AD -, el corrimiento de V_{OQ} ($V_{OQ} < V_{CC} - V_{EB3}$), deberá ajustarse de modo que iguale la tensión de colector del transistor de la rama opuesta, para corregir las corrientes por efecto Early.




Fig. 14.H

Dicha igualación de tensión se realiza inyectando una corriente en el colector de T_2 de igual valor a $I_{BQ3} + I_{BQ4}$, mediante el circuito de carga conectado al terminal de salida, que actúa como muestra la Fig. 14.H. Notar que mediante este ajuste se obtiene también $I_{CQ3} = I_{CQ4}$.

Por otro lado, si la CAE se implementara con MOSFETs idénticos, para mantener la simetría lograda, la carga debe ser tal que no modifique las condiciones de tensión en vacío ($I_{LQ} = 0$) – ver Tabla I -.

AD	**CAE**	**I_{LQ}**
TBJ	TBJ	$2I_{BQ}$
	MOSFET (canal inducido)	0
FET (MOSFET ó JFET)	TBJ	$2I_{BQ}$
	MOSFET (canal inducido)	0

Tabla I

Si bien en muchos circuitos con este tipo de amplificador – AD con CAE – se busca que la FI sea un espejo con $a = 1$, hay CI donde esto no ocurre. Por ejemplo, la Fig. 14.I muestra la rama de salida de un circuito de este tipo, donde la carga es un transistor T_5 con su emisor conectado a la unión de los colectores de T_2 y T_4. En este caso es necesario que T_4 entregue una corriente que alimente también a T_5 y por lo tanto se deberá construir la CAE con un factor $a \neq 1$ – mayor que 1 si T_5 es PNP y menor que 1 si es NPN -. Análogamente ocurrirá si se utilizan MOSFET.

La corriente de carga necesaria para ajustar la igualdad de las corrientes de polarización en los dos transistores del AD, sólo cumple dicha función para la condición de reposo. Para los incrementos - sean de señal útil o por inestabilidad térmica del sistema - las ramas del AD tendrán distintos niveles de carga.




Fig. 14.I

Los desapareamientos de parámetros teóricamente apareados, son de signo y magnitud aleatorios (siguiendo una distribución estadística especificada de acuerdo con su forma de construcción). Por ello, el ajuste realizado mediante el circuito de carga, sólo ayuda a mejorar la simetría del par – por ejemplo, la igualdad en el valor del g_m de los transistores del AD en bipolares o la aproximación de los valores de g_m, en FETs (tener en cuenta que en éste tipo de transistores g_m depende también de las características de los dispositivos, que tendrán sus desapareamientos).

Los efectos de los desapareamientos de los distintos parámetros de cada rama del AD y CAE se corregirán en reposo mediante la tensión y corriente de offset. Tal como se indicó, la carga adecuada del AD con CAE sólo contribuye a la simetría de la FI y de las corrientes en los dos transistores del AD.

A partir de este punto, se considerará ajustada la tensión de salida V_{OQ} de modo que las corrientes en T_1 y T_2 del AD sean iguales.

14.2. Análisis cualitativo de pequeña señal

El análisis de pequeña señal se realizará para un circuito constituido por un par diferencial acoplado por emisor con carga activa espejo simple, despreciando la incidencia de r_μ y r_x en el modelo de los transistores bipolares ó r_{dg} en los FETs, así como todos los efectos reactivos -Fig. 14.1-.




Fig. 14.1

Por el lado de r_μ , este criterio resulta válido dada la tecnología actual de construcción de circuitos integrados monolíticos (CIM) y en

especial, en transistores bipolares NPN ($r_\mu >> \beta r_o$). En el caso de los PNP, podría en algunos casos llegar a influir r_μ, como por ejemplo en aquellos valores de resistencia de salida del orden de βr_o.

Por otro lado, el hecho de no tener en cuenta r_x (o sea despreciar la caída en la resistencia del cuerpo de la base para la señal), queda justificado dado que, la resistencia de entrada que presenta en general un par acoplado por emisor utilizado en etapas de entrada de un CIM - con muy bajas corrientes de polarización - es muy elevada frente a r_x y resulta por tanto despreciable la pérdida de señal de excitación de entrada en dicha resistencia. Puede agregarse a esto, que se realizará un análisis en baja frecuencia y por lo tanto los efectos reactivos propios del modelo de señal de los transistores, así como todos aquellos componentes parásitos de los CIM, pueden no ser considerados. Esto es un motivo más de por qué puede despreciarse la resistencia de base r_x , ya que sólo tendrá influencia importante en alta frecuencia.




Fig. 14.2a

Dado que los CIM analógicos son circuitos esencialmente que no poseen capacitores de acople y desacople de señal internos por la imposibilidad tecnológica de su construcción – se necesitarían conexiones externas que aumentarían tamaño del conjunto CIM + elementos externos y su confiabilidad -se los tratará como amplificadores de continua, lo cual implica que su rango de frecuencia de trabajo se extiende desde frecuencia nula hasta aquellas en las que comienzan a tener influencia las capacidades propias de los transistores y las parásitas del CIM.

El circuito de carga conectado a la unión de colectores T_2 - T_4 se admitirá que puede modelizarse para reposo mediante un generador de corriente continua ideal que entrega una corriente entrante por colectores $I_{LQ} = I_{BQ3} + I_{BQ4}$ – para el caso de TBJ – y para señal mediante una resistencia incremental R_L -Fig. 14.2a y b -.

Por ejemplo, con TBJ, podría implementarse una carga que puede modelizarse en la forma vista, mediante un transistor PNP – con área doble que T_3 y T_4 e igual β - que entrega por su base el valor I_{LQ} en reposo, alimentándolo desde una fuente de corriente, con la misma I_{OF}

que alimenta el amplificador diferencial. Para la señal, RL resultará igual a $r_{\pi 5}$ – Fig. 14.3 -.




Fig. 2b

Fig. 14.2b

La resistencia de carga total "vista" por los generadores controlados de corriente de señal de T_2 y T_4 ($g_{m2}v_{be2}$ y $g_{m4}v_{be4}$, respectivamente) puede considerarse directamente como la resistencia de salida del AD con CAE en paralelo con la R_L que presenta el circuito conectado a la salida.




Fig. 14.3

Para entender el funcionamiento de esta configuración, puede realizarse un primer análisis puramente cualitativo sobre su comportamiento ante señales de entrada de modo diferencial y común. Se admitirá para este análisis simplificado, que R_L es mucho menor que la resistencia de salida del circuito, R_o, con el único fin de considerar que los incrementos de corriente de los generadores controlados equivalentes de los transistores T_2 y T_4 se cierran a través de R_L y no tener en cuenta las corrientes que se derivan por las r_o de los mismos.

Cabe aclarar que, si bien en gran parte de los circuitos prácticos conviene que la R_L sea comparable a la R_o para poder aprovechar los altos valores de la amplificación de tensión que posibilita el hecho de utilizar carga activa, este análisis simplificado permitirá realizar un análisis cualitativo muy simple del funcionamiento en señal de este circuito.

Para una señal de entrada diferencial -Fig. 14.2b- $v_{id} = v_{i1} – v_{i2} = v_{b1} - v_{b2} > 0$, se tendrá un incremento de corriente de colector de T_1 - i_{c1} - que se copiará a T_4 a través de la CAE, teniendo en cuenta el factor de copia de ésta. Aunque dicho factor de copia sea distinto que la unidad y se incluyan los desapareamientos que pudieran existir entre T_3 y T_4, en general se podrá admitir para *señales incrementales de modo diferencial* que $i_{c4} \cong -i_{c1}$ de acuerdo con los sentidos de referencia definidos.

Por otro lado, la tensión diferencial de entrada provocará un incremento en la corriente de colector de T_2 - i_{c2} -. Ese incremento será negativo – un decremento – de acuerdo al funcionamiento del AD. Teniendo en cuenta los desapareamientos que pudieran existir entre T_1 y T_2 y las diferencias en sus cargas, se aceptará para *modo diferencial* que $i_{c2} \cong -i_{c1}$ de acuerdo con los sentidos de referencia definidos.

O sea que para $v_{id} > 0$, ambas corrientes incrementales de los transistores de salida T_2 y T_4 se sumarán aritméticamente, circulando por la carga R_L una corriente entrante $i_o = i_{c2} + i_{c4} \cong -2i_{c1}$, por lo que la corriente real tendrá sentido saliente - sumándose sus valores absolutos en la carga de acuerdo con el análisis realizado -. Se obtiene así un incremento de la tensión de salida:

$$v_o = -i_o R_L = -(i_{c2} + i_{c4})\, R_L \cong -(i_{c2} - i_{c1})\, R_L \cong 2i_{c1}\, R_L > 0 \qquad (14.1)$$

De manera similar, para una señal de entrada en modo común $v_{ic} = (v_{i1} + v_{i2})/2 = (v_{b1} + v_{b2})/2 > 0$, debido a la R_{OF} finita y a los desapareamientos entre las ramas del AD y la CAE, existirán incrementos de corrientes (que indicaremos con " ´ " para que no se confunda con los incrementos de modo diferencial), pudiéndose admitir en primera instancia que $i´_{c2} \cong i´_{c1}$ e $i´_{c4} \cong i´_{c3} \cong -i´_{c1}$.

Se desprende del principio de funcionamiento del AD que *estos incrementos tendrán una magnitud mucho menor a los provocados por la entrada diferencial*.

Ambas corrientes incrementales en este caso, se restarán en valor absoluto, obteniéndose un incremento de la tensión de salida:

$$v_o = (i´_{c2} + i´_{c4})\, R_L \cong (i´_{c2} - i´_{c1})\, R_L \to 0 \qquad (14.2)$$

Debe tenerse en cuenta que, si bien $i´_{c2} - i´_{c1}$ será muy pequeña, no valdrá cero, ya que los desapareamientos siempre existirán (si el apareamiento constructivo fuese perfecto entre los dos transistores del AD y los dos de la CAE, el hecho de que la R_{OF} no sea infinita o que el factor de copia de la CAE sea distinto de la unidad, ya producirá una diferencia de corrientes, si bien más pequeña, distinta de cero).

Así, aunque i'_{c2} e i'_{c4} en modo común sean relativamente pequeñas frente a los incrementos en modo diferencial, su diferencia en valores absolutos puede ser del mismo orden que ellas, ya que se restan valores muy cercanos con lo que será en general pequeña frente al $2i_{c1}$ de modo diferencial, *pero no nula*.

Resulta evidente observar que la acción del circuito es la de sumar o restar incrementos de corriente sobre la carga según sea la señal de entrada de modo diferencial o común respectivamente, por lo que los incrementos de tensión de salida serán muy diferentes y obviamente mucho mayores para entrada diferencial que para común.

La forma de las expresiones halladas son similares a las amplificaciones de modo diferencial y común de un par acoplado por emisor con carga resistiva R_L en ambas ramas y salida en forma diferencial -Fig. 14.4-. En ese caso se tendrá, admitiendo la existencia de pequeños desapareamientos entre los TBJ que conforman el par y aplicando superposición para las señales de entrada diferencial y común:




Fig. 14.4

Para $v_{id} > 0$: $i_{c2} \cong -i_{c1}$ $v_{odd} = v_{o1} - v_{o2} = -(i_{c1} - i_{c2})R_L \cong -2i_{c1} R_L$

(14.3)

Para $v_{ic} > 0$: $i'_{c2} \cong i'_{c1}$ $v_{odc} = v_{o1} - v_{o2} = -(i'_{c1} - i'_{c2})R_L << v_{odd}$

14.3. Análisis para señal de entrada de modo diferencial pura

La amplificación de tensión para entrada diferencial pura se define como:

$$Av_d = \left.\frac{v_0}{v_{id}}\right|_{v_{ic}=0} \qquad (14.4)$$

Para analizar al sistema del AD con CAE para incrementos de continua y bajas frecuencias, *a los efectos de la carga R_L*, lo modelizaremos mediante un generador de corriente controlado ideal de valor $i_o\,|_{vo=0} = -g_{mD}\, v_{id}$ y una resistencia de salida R_o. *A los efectos del*

generador de señal v_{id}, la red será modelizada por su resistencia de entrada diferencial R_{id} - Fig. 14.5 -.




Fig. 14.5

Dichos componentes se definirán como:

$$g_{mD} = \left.\frac{-i_o}{v_{id}}\right|_{v_o=0} ; R_o = \left.\frac{v_{op}}{i_{op}}\right|_{v_{id}=0;v_{ic}=0} ; R_{id} = \left.\frac{v_{id}}{i_{id}}\right|_{v_o=0} \qquad (14.5)$$

Notar que el signo negativo en g_{mD} se debe a las referencias adoptadas en la Fig. 14.5. Y pueden calcularse a partir de los circuitos indicados en las Fig. 14.6 (en el caso de AD con FET, $R_{id} \rightarrow \infty$).




Fig. 14.6

De acuerdo al análisis cualitativo realizado se obtuvo al aplicar v_{id}, $i_o \cong -2i_{c1}$, considerando $R_L << R_o$. Lo que equivale en realidad a:

$$i_o\big|_{v_o=0} \cong (i_{c2} + i_{c4}) \cong (i_{c2} - i_{c1}) \cong -2i_{c1} \qquad (14.6)$$

Dado que $i_{c1} \cong g_{m1}.v_{id}/2$, se obtendrá $g_{mD} \cong g_{m1}$.

Teniendo en cuenta los desapareamientos entre los valores de g_m, resulta:

$$g_{mD} = \frac{g_{m1} + g_{m2}}{2} \qquad (14.7)$$

Pudiéndose aceptar en forma aproximada para modo diferencial puro $g_{mD} \cong g_{m1}$.


De acuerdo al análisis cualitativo realizado, resulta que para $v_{id} > 0$ será $i_o < 0$, lo que justifica el sentido del generador controlado $g_{mD}\, v_{id}$.

De acuerdo con la Fig. 14.6b, $i_{op} = i_{c2} + i_{c4}$, lo que significa que $1/R_o = i_{op}/v_{op} = i_{c2}/v_{op} + i_{c4}/v_{op}$, en donde, en base a las correspondientes definiciones se tendrá:

$$R_{oc2} = v_{op}/i_{c2} \text{ y } R_{oc4} = v_{op}/i_{c4}$$

La primera de ellas, como se observa fácilmente en las Fig. 14.7a y b, corresponde a la de un transistor - T_2 -en emisor común, realimentado por emisor mediante $r_{d1}//R_{OF} \cong r_{d1}$ y $R_B = 0$.

$$R_{oc2} = v_{op}/i_{c2} = r_{o2}[1 + g_{m2}(r_{d1}//r_{\pi 2})] \cong 2r_{o2}$$



(a) Fig. 14.7 (b)

La segunda, resulta del paralelo entre r_{o4}, sobre la que cae v_{op} y una resistencia equivalente al efecto del generador controlado, tal como se observa en la Fig. 14.7a.

Valiendo este último generador "$-g_{m1}v_{be1} \cong -i_{c1} \cong i_{c2}$, la resistencia equivalente que presenta el generador será $v_{op}/i_{c2} = R_{oc2}$.

La resistencia total de salida del transistor T_4 – R_{oc4} -, será:

$$R_{oc4} = v_{op}/i_{c4} = r_{o4}//R_{oc2} \cong r_{o4}//2r_{o2}$$

La resistencia de salida de todo el sistema será:

$$R_o = \left.\frac{v_{op}}{i_{op}}\right|_{v_{id}=0;v_{ic}=0} = R_{oc2} \,//\, R_{oc4} \cong r_{o2} \,//\, r_{o4} \qquad (14.8)$$

Circuitalmente, la resistencia de entrada diferencial sería la obtenida mediante el cociente entre la tensión de un generador de señal v_{id} conectado en forma flotante entre ambas bases de los transistores que conforman el par diferencial T_1 - T_2 (entradas no inversora e inversora, respectivamente) y la corriente de señal i_{id} que circule por él (Fig. 14.6c).

Obviamente, conectando el generador en forma flotante, la malla por la que se cierra i_{id} no podrá ser otra que la que contiene al generador, a $r_{\pi 1}$ y $r_{\pi 2}$. Por lo tanto, *la resistencia de entrada para una excitación en modo diferencial puro* será :

$$R_{id} = \left.\frac{v_{id}}{i_{id}}\right|_{v_o=0} = r_{\pi 1} + r_{\pi 2} = 2\, r_{\pi 1} = 2\, r_{\pi 2} = 2\, r_{\pi D} \qquad (14.9)$$

Donde $r_{\pi D}$ tiene el mismo significado que se ha dado para g_{mD}.

Si la salida no está en cortocircuito, despreciando r_μ, el valor de R_{id} será el mismo.

Considerando que la entrada diferencial pura normalmente está dividida en dos fuentes v_{id} /2 y -v_{id} /2 aplicadas entre las entradas no inversora e inversora y común, respectivamente, la influencia de la tensión de salida v_o sobre la tensión v_e de la unión de los emisores del par T_1 - T_2, provocará que la resistencia obtenida de este modo, no se corresponda con la R_{id} , dado que, al ser $v_e \neq 0$, será $v_{be1} \neq v_{be2}$ y por lo tanto $i_{b1} \neq i_{b2}$, siendo entonces las resistencia vistas desde cada entrada v_{id} /2i_{b1} y -v_{id}/2i_{b2}. O sea, las corrientes por cada generador v_{id}/2 *serán diferentes*.

Si se desprecia el efecto de realimentación citado, podrá considerarse $v_e \cong 0$ y por lo tanto, $v_{be1} = v_{be2}$ e $i_{b1} = i_{b2} = i_{id}$, siendo en este caso ambas resistencias de entrada iguales y coincidentes cada una con R_{id} /2, caso similar al de un par acoplado por emisor con carga resistiva en ambos colectores perfectamente apareado.

Cabe aclarar que, estrictamente, las resistencias vistas entre cada entrada y común se definen como:

$$R_{i1} = \left.\frac{v_{b1}}{i_{b1}}\right|_{v_{b2}=0} ; \quad R_{i2} = \left.\frac{v_{b2}}{i_{b2}}\right|_{v_{b1}=0} \qquad (14.10)$$

De acuerdo con lo analizado para R_{id} , es evidente que el efecto de la realimentación sobre la entrada provocada por la CAE, hará que las

resistencias vistas desde la entrada no inversora e inversora sean diferentes entre sí y dependientes de los valores de r_{o2} y r_{o4}. Estas expresiones resultan ser para el AD con CAE en vacío para la señal:

$$R_{i1} = 2r_{\pi D}\frac{1}{\frac{1}{\beta_D}+\frac{1}{1+r_{04}/r_{02}}} \quad ; \quad R_{i2} = 2r_{\pi D}\frac{1}{\frac{1}{\beta_D}+\frac{1+2\,r_{04}/r_{02}}{1+r_{04}/r_{02}}} \qquad (14.11)$$

Puede verse a partir de (14.11) que la influencia de la realimentación a través de la carga activa desaparece para $r_{o4} << r_{o2}$, (o considerando R_L, para $r_{o4}//R_L << r_{o2}$) en cuyo caso $R_{i1} \cong R_{i2} \cong 2\ r_{\pi D}$, resultando igual a R_{id} .

De acuerdo al modelo de la Fig. 14.5 y la definición de la amplificación de tensión en modo diferencial, se tendrá:

$$Av_d = \left.\frac{v_0}{v_{id}}\right|_{v_{ic}=0} = g_{mD.}(R_o//R_L) \qquad (14.12)$$

Finalmente, de (14.12), para este circuito en vacío con transistores bipolares, puede rescribirse Av_d:

$$Av_d = \left.\frac{v_0}{v_{id}}\right|_{v_{ic}=0} = g_{mD.}R_o \cong g_{mD}\,(r_{o2}\,//r_{o4}\,) \cong \frac{I_{CQ}/V_T}{I_{CQ}/V_{A2}+I_{CQ}/V_{A4}} = V_{Aef}\,/\,V_T \qquad (14.13)$$

Resulta evidente que el análisis con señal diferencial en AD con CAE para FEts es similar.

14.4. Análisis para señal de entrada de modo común pura

La amplificación de tensión para una entrada de modo común se define como -Fig. 14.8-:

$$Av_c = \left.\frac{v_o}{v_{ic}}\right|_{v_{id}=0} \qquad (14.14)$$

La amplificación de modo común depende *principalmente* de las *asimetrías entre las dos ramas del circuito*, que se traduce en la diferencia entre incrementos de corriente de los transistores de la rama de salida correspondientes a los transistores del AD y de la CAE y de la resistencia de salida de la fuente de polarización de corriente R_{OF}.

Por lo tanto, Av_c será, en forma general, una función de los parámetros del circuito y de sus asimetrías.

$$Av_c = f\,(R_{OF}\,;\,I_S\,;\,\beta;\,V_A\,;\,\ldots\,;\,\Delta I_S\,;\,\Delta\beta;\,\Delta V_A\,;\,\ldots) \text{ para TBJ} \qquad (14.15)$$

$Av_c = f\ (R_{OF};\ W;\ L;\ V_T;\ \lambda;\ ...;\ \Delta W;\ \Delta L;\ \Delta V_T;\ \Delta\lambda;...)$ para MOSFET (14.16)

Donde la diferencia entre parámetros teóricamente apareados se indica con Δ y el parámetro, como su valor promedio.

Si se considera copia unitaria en la fuente de corriente y se admite apareamiento perfecto en los transistores que cumplen igual función en las dos ramas (T_1 -T_2 en el AD y T_3 -T_4 en la CAE), el análisis se reduce notablemente.




Fig. 14.8

Como se demostró en condiciones de reposo, si la copia de la CAE es unitaria, existirá un *corto virtual* entre colector y base de T_4, dado por la realimentación de una rama del AD sobre la otra la cual fuerza igualdad de corrientes y por ende de tensiones – Fig. 14.8 -.




Fig. 14.9

Para señal – Fig. 14.9 -, ante una v_{ic} aplicada, la tensión v_e de la unión de los emisores del AD seguirá a la entrada de modo común v_{ic}, por lo que un incremento de ésta provocará un aumento de la corriente por R_{OF} y por lo tanto un aumento en la corriente i_{OF}. Este incremento de $i_{OF} – i_{oF}$ - traerá como consecuencia un aumento de las corrientes de colector de los transistores del par T_1 - T_2 , i_{C1} e i_{C2} , respectivamente, y el lazo de realimentación de la CAE deberá funcionar de la misma forma para estos nuevos valores de corriente. Es decir, el aplicar un

incremento de modo común resultará equivalente a cambiar el valor de las corrientes de reposo – y las tensiones -, y el análisis que lleva a $V_{CB4Q} = 0$ seguirá siendo válido ya que variará sólo $v_{BE3} = v_{BE4}$.

Por lo tanto, siendo $v_{ce3} = v_{be3} = v_{ce4} = v_o$, se cumplirá - Fig. 14.9 -:

$$Av_c = \left.\frac{v_o}{v_{ic}}\right|_{v_{id}=0} = \frac{v_{be3}}{v_{ic}} = -\frac{i_{c1} r_{d3}}{i_{c1} r_{d1} + i_{oF} R_{OF}} \cong -\frac{r_{d3}}{2R_{OF}} \qquad (14.17)$$

ya que $i_{oF} = i_{c1} + i_{c2} = 2i_{c1}$ y $R_{OF} >> r_{d1}$.

O sea que podrá admitirse que se mantendrá el corto virtual entre colector y base de T_4 como en reposo, presentando la rama de salida de la CAE una resistencia dinámica $r_{d4} \cong 1/ g_{m4}$ al transistor T_2, igual a la presentada por T_3 a T_1. Es decir, se admite que la fuente espejo "carga" a ambas ramas del AD con igual resistencia.

Si bien la expresión de Av_c a la que se llega es similar a la obtenida por el hemicircuito de un AD con carga resistiva r_d en ambas ramas, sigue siendo válido el hecho de la imposibilidad de aplicar hemicircuitos, ya que sólo se llega a este resultado considerando la influencia de una rama del AD sobre la otra y no separando ambas ramas y analizándolas en forma independiente.

Para este circuito en particular, con transistores bipolares, donde $g_{mD} \cong g_{m3}$, Av_c puede reducirse a la siguiente expresión:

$$Av_c \cong -\frac{1}{2 g_{mD} R_{OF}} = -\frac{V_T}{V_{AF}} \qquad (14.18)$$

Donde V_{AF} es la tensión de Early equivalente de la fuente de corriente de polarización.

En MOSFETs, la expresión será similar a (14.17), teniendo en cuenta que normalmente g_{m3} será distinto a g_{mD} de acuerdo a la diferencia que pueda existir entre los valores de las características constructivas de los transistores canal N y canal P.

Teniendo en cuenta los desapareamientos, de acuerdo con (14.15), se puede demostrar que la expresión de la amplificación de modo común para TBJs será:

$$Av_c \cong -\frac{r_{d3}}{2R_{OF}} - \frac{R_o}{\beta_3 R_{OF}} + \frac{R_o}{2R_{OF}} \left(\pm \frac{\Delta g_{m1,2}}{g_{m1}} \mp \frac{\Delta g_{m3,4}}{g_{m3}} \pm \frac{2R_{OF}}{r_{o1}} \frac{\Delta V_{A1,2}}{V_{A1}} \right) \qquad (14.19)$$

Y para MOSFETs:

$$Av_c \cong -\frac{r_{d3}}{2R_{OF}} + \frac{R_o}{2R_{OF}}\left(\pm\frac{\Delta g_{m1,2}}{g_{m1}} \mp \frac{\Delta g_{m3,4}}{g_{m3}} \mp \frac{2R_{OF}}{r_{o1}}\frac{\Delta\lambda_{1,2}}{\lambda_1}\right) \qquad (14.20)$$

Los signos y valores de los desapareamientos son aleatorios (dentro de un margen de tolerancia y distribución estadística dada por el proceso de fabricación). Por lo que el Av_c máximo de peor caso se obtendrá tomando todos los términos dentro del paréntesis de (14.19) y (14.20) en valores absolutos y sumándolos a los primeros.

Cabe acotar, que para los MOSFETs, se ha incluido en el desapareamiento de los g_m los factores ΔW, ΔL y ΔV_T, y que al ser $\lambda = 1/V_A$, se invierte su signo respecto de (14.19)

14.5. Relación de rechazo de modo común

La RRMC considerando las condiciones de apareamiento perfecto entre las ramas, será, para TBJ

$$RRMC = \left|\frac{Av_d}{Av_c}\right| = 2g_{mD}R_{OF}\,g_{mD}(r_{o2} // r_{o4} // R_L) \qquad (14.21)$$

Resulta interesante comparar las expresiones de la RRMC para el AD con CAE y el AD con carga resistiva y salida simple ($RRMC_R$), considerando que no hay desapareamientos:

$$RRMC_R = \left|\frac{Av_{2d}}{Av_{2c}}\right|_R = g_{mD}\,R_{OF}$$

$$RRMC_{CAE} = \left|\frac{Av_d}{Av_c}\right|_{CAE} = 2g_{mD}R_{OF}\,g_{mD}(r_{o2} // r_{o4} // R_L) \qquad (14.22)$$

Es decir que, de (14.22), se desprende que la $RRMC_{CAE}$ será, en condiciones ideales, mucho mayor que su similar con carga resistiva -$2Av_d|_{CAE}$ veces mayor que la de un AD con carga resistiva y salida simple -.

Al considerar los desapareamientos, la A_{vc} del AD con CAE, aumenta fuertemente, por lo que la RRMC tendrá un valor mucho menor que el dado por (14.21), pero normalmente superior en un factor de decenas respecto a su equivalente con carga resistiva.

14.6. Tensión de offset y su relación con la RRMC

Definiremos la *tensión residual o de offset*, V_{off} , para un AD como aquella *tensión de entrada diferencial* necesaria para obtener igualdad en tensiones de reposo en ambas ramas del diferencial, o sea $V_{CQ1} = V_{CQ2}$, cuando existe desapareamiento en transistores teóricamente

apareados. La V_{off} se define sobre el circuito cargado, donde la corriente de reposo que entrega el circuito de carga en el caso de CAE con TBJ, $I_{LQ} = 2I_{BQ3}$, lograría igualar las tensiones de reposo si los transistores estuvieran perfectamente apareados.

La V_{off} modificará la tensión de salida, de forma tal de igualar las tensiones de colector en ambas ramas.

Como la tensión de offset resulta ser un ajuste de los desapareamientos de las ramas del par con su carga para los puntos de reposo y la RRMC una relación entre las amplificaciones de modo diferencial y modo común, cuyo valor depende fuertemente de los mismos desapareamientos que la V_{off}, resulta lógico relacionarlas.

Puede obtenerse una relación entre la V_{off} y la RRMC a partir de considerar iguales incrementos de la tensión de salida (v_o) ante excitaciones de modo diferencial (v_{id}) y común (v_{ic}). O sea si a un incremento de v_O debido a una v_{ic}, le oponemos un decremento de v_O mediante una tensión aplicada v_{id}, de forma tal que el incremento total de v_O sea nulo, se tendrá:

$$\text{RRMC} = \left|\frac{Av_d}{Av_c}\right| = \frac{\left|\frac{v_o}{v_{id}}\right|_{v_{ic}=0}}{\left|\frac{v_o}{v_{ic}}\right|_{v_{id}=0}} = \left|\frac{v_{ic}}{v_{id}}\right| \Rightarrow |v_{id}| = \frac{|v_{ic}|}{\text{RRMC}} \qquad (14.23)$$

Si se piensa esta v_{id} así obtenida como una compensación del v_o causado por desapareamiento, entonces esa v_{id} es la tensión de offset.

Otro modo de interpretar la expresión (14.23) podría ser que, si $V_{CQ1} \neq V_{CQ2}$ debido a los desapareamientos, para obtener su igualdad sin aplicar la tensión de offset en modo diferencial, deberá aplicarse una tensión de entrada de modo común RRMC veces mayor que la V_{off} correspondiente.

Obviamente, sería un error analizar (14.23) como que a $v_{ic} = 0$, $V_{off} = 0$, ya que en esta expresión se parte de lograr igualdad de V_{CQ1} y V_{CQ2} mediante una tensión de modo común equivalente a la que se debe aplicar en modo diferencial para obtener igual efecto sobre el desapareamiento existente.

Tanto una menor Tensión de offset como una mayor Relación de Rechazo de Modo Común indican un menor grado de desapareamiento del circuito y constituyen una medida equivalente a un "factor de mérito" en un amplificador diferencial.

Si bien ambos parámetros brindan información sobre el grado de desapareamiento de los transistores del circuito, existe entre ambos

una diferencia conceptual importante. La V_{off} es el equivalente a una tensión de entrada diferencial necesaria para obtener apareamiento *en tensiones de reposo*. La RRMC es una relación entre amplificaciones de tensión de señal *para el circuito ya igualado en tensiones de reposo*. Los desapareamientos seguirán influyendo en señal, tal como se mostró en (14.19) y (14.20). Pero si no se corrigieran los puntos de reposo mediante V_{off}, sería muy factible la posibilidad de que este corrimiento de tensiones lleve a corte o a saturación a alguno de los transistores de circuito integrado al que pertenece el diferencial, en particular cuado es su etapa de entrada.

Del mismo modo, las variaciones de los parámetros teóricamente apareados debido a cambios en la temperatura de funcionamiento del circuito, podrán analizarse de la misma forma que las anteriores.

A0.11 – Amplificadores Operacionales: Conceptos básicos

15.- Amplificadores Operacionales – Conceptos básicos

Introducción

Los ***Amplificadores Operacionales de Tensión*** son circuitos con dos terminales de entrada contra común y normalmente uno de salida, y se distinguen por las siguientes características:

A) Ante una señal $v_{id} = \varepsilon$ impuesta como diferencia de potencial entre las dos entradas, – Fig. 15.1 –, presenta una amplificación de tensión:




Fig. 15.1

$A_{vd} = A_{vol} = v_o/v_{id} = v_o/\varepsilon$, con un valor muy elevado ($A_{vd} \sim 10^5$; 10^6)

donde $\varepsilon = v_{id}$, como se utiliza en parte de la bibliografía.

Se define como ***tensión de entrada diferencial*** $v_{id} = \varepsilon$ a la diferencia de potencial entre las entradas inversora y no inversora,

El subíndice "ol" en el segundo término significa lazo abierto (open loop), dado que esta amplificación es la que proporcionaría el circuito sin realimentación; aunque en la práctica no funcionaría correctamente en esa condición, por razones que se analizarán posteriormente.

$R_{id} = v_{id} / i_{id}$ es también muy elevada (R_{id} ~ algunos MΩ con entrada TBJ ; $R_{id} \sim 10^{12}\ \Omega$ con entrada JFET; $R_{id} \rightarrow \infty$ con entrada IGFET – dispositivos de compuerta aislada -).

B) Ante una señal v_{ic} que haga variar ambas entradas en igual forma respecto a común, –Fig. 15.2–




Fig. 15.2

$A_{vc} = v_o/v_{ic}$ es un valor muy pequeño frente a A_{vd} ($A_{vc} \sim 10^{-5}\ A_{vd}$)

Definiéndose ahora como ***tensión de entrada de modo común*** v_{ic} al valor promedio de ambas tensiones de entrada medidas con respecto a común o masa del sistema.

$R_{ic} = v_{ic} / i_{ic}$ es un valor aún mucho mayor que el de R_{id}.

C) Con respecto a la resistencia de salida, – Fig. 15.3 –:




Fig. 15.3

$R_o = v_{op} / i_{op}$ presenta valores bajos, del orden de decenas de ohm.

D) Conclusiones : De acuerdo con lo anterior, se ve que el amplificador operacional de tensión puede ser modelizado como un amplificador ideal de tensión diferencial con amplificación muy elevada para esta excitación y despreciable para el modo común, – Fig. 15.4 – obteniéndose con estas aproximaciones resultados satisfactorios para el análisis básico de los circuitos prácticos. **(1)**




Fig. 15.4

15.1. Características principales para señal de un amplificador operacional ideal de tensión.

- $A_{vd} = A_{vol} \rightarrow \infty$
- $R_{id} \rightarrow \infty$
- $R_{ic} \rightarrow \infty$
- $R_o \rightarrow 0$
- $A_{vc} \rightarrow 0$

De la condición $A_{vd} = A_{vol} \rightarrow \infty$ surge que ***siendo v_o finito***, acotado por los valores de las fuentes de alimentación, entonces **$\varepsilon \rightarrow 0$; *siempre que el amplificador esté operando linealmente***. Si el nivel de señal es elevado como para que el circuito salga de su zona de ***funcionamiento lineal***, el concepto de A_{vd} pierde validez y no puede plantearse $\varepsilon \rightarrow 0$. La condición $\varepsilon \rightarrow 0$ permite hablar de un ***corto virtual*** entre los terminales de entrada de un AO ideal. Este corto virtual podrá admitirse en un AO real siempre que la amplificación de tensión del sistema realimentado sea mucho menor que A_{vol}.

(1) Se hace notar que también existen amplificadores operacionales de trasconductancia (AOT u OTA), los cuales se comportan como amplificadores casi ideales de Gm.

De las condiciones $R_{id} \to \infty$, $R_{ic} \to \infty$ surge $(i_{i1};\ i_{i2}) \to 0$.

E) Consideraciones relativas al punto de reposo para una etapa de entrada del AO con TBJs:

E_1) Efecto de las corrientes de polarización de los transistores de la etapa de entrada –Fig. 15.5–




Fig. 15.5

Para evitar que las corrientes de polarización I_B produzcan una tensión diferencial $\varepsilon \neq 0$, que se amplificaría provocando un corrimiento en el valor de reposo V_o, los valores de las resistencias R_1 y R_2 vistas desde ambas entradas deberán ser iguales. Estas corrientes I_B suelen denominarse I_{BIAS}.

E_2) Efectos de los desapareamientos.

Cuando los transistores que forman las etapas diferenciales no son idénticos, surgen dos efectos:

a) Tensión de offset V_{off}: Tensión diferencial que se debería aplicar a la entrada para obtener una salida $V_o = 0$ en reposo.

b) Corriente de offset I_{off}: Diferencia entre las dos corrientes de entrada cuando $V_o = 0$.

Para compensar estos efectos, siendo inconveniente hacerlo en la entrada debido a la alta sensibilidad del amplificador, los fabricantes proveen dos terminales conectados a nodos convenientes del circuito interno, los cuales permiten mediante un preset de ajuste lograr la condición $V_o = 0$ para el punto de reposo.– Fig. 15.6 –.




Fig. 15.6

1) Amplificador inversor con amplificación de tensión Av= -10 –Fig. 15.7-:

Los resistores $R_3//R_4$ compensan la diferencia de resistencias de base para equilibrar las tensiones continuas de ambas bases de los TBJ de entrada, debido a la circulación de corriente de base. Por este motivo $R_3//R_4$ debe ser igual a $R_1//R_2$ por las que circula I_{BQ1} e I_{BQ2} cuando no hay señal ($v_i = 0$, $v_o = 0$).

Notar que la tensión en ambas entradas serán aproximadamente I_{BQ}.(1K//10K), del orden de algunos microvolt para el OP741. – Tener en cuenta que para la continua la salida del AO también presenta una resistencia relativamente muy pequeña -.

Según lo expresado en la sección **D)**, para cualquier incremento (sea de señal útil o efectos espúreos), podemos escribir:

$i_3 \rightarrow 0 \Rightarrow v_3 \rightarrow 0$




Fig. 15.7

Además $\varepsilon \rightarrow 0$ por lo cual también $v_2 \rightarrow 0$ y por lo tanto $i_i \cong v_i / R_1$ (I)

Como también $i_2 \rightarrow 0$; $i_f \cong i_i$, con lo cual $v_o = v_2 - i_f.R_2 \cong - i_f.R_2 \cong -i_i.R_2$ (II)

De (I) y (II) surge:

$$Av = v_o/v_i \cong -i_i.R_2/i_i.R_1 = - R_2/R_1$$

Nótese que si el generador de señal que provee v_i posee capacitor serie a la salida, debe preverse el cierre del circuito de la entrada inversora para la polarización (tanto para TBJ como para MOSFET).

Los generadores de señal de nuestro laboratorio no poseen capacitores de paso y presentan una resistencia de salida muy baja (50Ω) por lo que para cumplir con lo indicado en la sección **E_1)** resulta suficiente la igualdad entre $R_3//R_4$ con $R_1//R_2$.

2) Amplificador no inversor con Av = 11 –Fig. 15.8-:

Nuevamente, según lo expresado en **D):**

$i_3 \rightarrow 0 \Rightarrow v_3 \cong v_i$

Como $\varepsilon \rightarrow 0$; $v_2 \cong v_3 \cong v_i$ y por lo tanto $i_1 \cong -v_i / R_1$ (III)




Fig. 15.8

Siendo que $i_2 \rightarrow 0$, $i_1 \cong i_f$, por lo cual $v_o \cong -i_1 .(R_1+R_2)$ (IV)

De (III) y (IV) surge que:

$$Av = v_o / v_i \cong (R_1+R_2) / R_1$$

Al igual que en el amplificador inversor, se fijó $R_3//R_4 = R_1//R_2$ de acuerdo con lo establecido en **E).**

3) <u>Amplificador seguidor –Fig. 15.9-:</u>




Fig. 15.9

Planteamos $v_3 = v_i$; y como $\varepsilon \rightarrow 0$, $v_2 \cong v_3 = v_i$

Luego $v_o = v_2 \cong v_i$, por lo cual:

$$Av = v_o / v_i \cong 1$$

Es interesante ver que lo exigido en **E_1)** se verifica en el circuito planteado dado que tanto el generador de señal como la salida del operacional presentan una resistencia muy baja para corriente continua.

4) <u>Amplificador diferencial con amplificación de tensión Av_d = -10 –Fig. 15.10-:</u>

Se define Av_d como v_o/v_{id}; donde $v_{id}=v_{i1}-v_{i2}$ es la diferencia entre las dos tensiones de entrada del circuito completo. Analizar el concepto de terminales de entrada inversor y no inversor, y su relación con el signo de la amplificación indicada.

Como $i_3 \rightarrow 0$; R_3 y R_4 forman un divisor de tensión en vacío, siendo $v_3 = v_{i2}. R_4 / (R_4+R_3)$.




Fig. 15.10

Dado que $\varepsilon \rightarrow 0$, $v_2 \cong v_3$, con lo cual:

$v_2 \cong v_{i2}.R_4 / (R_4+R_3)$

$i_{i1} = (v_{i1} - v_2)/ R_1 \cong (v_{i1} - v_3)/ R_1 = [v_{i1} - v_{i2}. R_4/ (R_4+R_3)] / R_1$

También $i_2 \rightarrow 0$ con lo cual $i_f \cong i_{i1}$ y entonces:

$v_o = v_2 - i_{i1}. R_2 = v_{i2}.R_4 /(R_4+R_3) - [v_{i1} - v_{i2}. R_4 /(R_4+R_3)]R_2/ R_1 =$

$= - v_{i1}. R_2 / R_1 + v_{i2} [R_4 / (R_4+R_3)] . (1 + R_2/R_1) =$

$= - v_{i1}. R_2/R_1 + v_{i2} [R_4/(R_4+R_3)] . (R_1+R_2)/R_1$

Tomando $R_3 = R_1$ y $R_4 = R_2$, se obtiene:

$$v_o = (v_{i2} - v_{i1}) R_2 / R_1$$

5) Amplificador diferencial como medidor de corriente continua –Fig. 15.11-:




Fig. 15.11

Mediante el circuito de la Fig. 15.11, se quiere medir la corriente de salida de la fuente espejo a través del resistor de 100 Ω. Analizar el funcionamiento del circuito y los valores que se esperan tener en Vo al variar la corriente de referencia de la fuente espejo mediante el preset de 10 KΩ entre 0 y 10KΩ. Analizar la influencia en el valor obtenido de

V_o mediante el AD, de la tensión de entrada de modo común al amplificador y de las corrientes i_{i1} e i_{i2}. Obtener mediante el valor de V_o la corriente de referencia I_{Ref} de la fuente espejo. Analizar cómo influye el factor de copia de la fuente con el nivel de corriente a medir.

6) Amplificador diferencial como medidor de un puente de impedancias –Fig. 15.12-:

Mediante el circuito de la Fig. 15.12, se pretende medir el desbalance del puente de Wheastone (construido con resistores al 5% y un preset de ajuste), con el fin de ajustar el valor del preset de 1KΩ, de modo de obtener tensión diferencial nula (se supone Vp de 1 a 5 Volts). Analizar el funcionamiento del circuito que se conoce como puente de Wheastone, encontrando la condición de equilibrio entre las ramas. ¿Qué utilidad tiene?.




Fig. 15.12

Analizar el funcionamiento del circuito, reemplazando el puente por los equivalentes Thévenin v_{th1}_R_{th1} y v_{th2}_R_{th2} vistos desde cada terminal del amplificador. Obtener la V_o = f (v_{th1} , v_{th2}).

Si se ajustar el puente hasta obtener V_o nula, analizar la influencia en el valor obtenido de V_o mediante el AD, de la tensión de entrada de modo común al amplificador y de las corrientes i_{i1} e i_{i2}.

Problemas

Parte A: Conceptos generales de circuitos analógicos y de conmutación 367

Parte B: Estudio de la polarización y estabilidad de amplificadores con un solo transistor 392

Parte C: Estudio de amplificadores con un transistor a frecuencias medias 398

Parte D: Estudio de la respuesta en frecuencia de amplificadores con un transistor 439

Parte E: Estudio del comportamiento de amplificadores con más de un transistor a frecuencias medias 450

Parte F: Estudio de la respuesta en frecuencia de amplificadores con varios transistores 467

Parte G: Amplificadores diferenciales, fuentes de corriente y cargas activas. Operacionales 471

A. CONCEPTOS GENERALES

A-1. El siguiente bloque representa un amplificador, considerado como una red bipuerta a la que se ha acoplado un generador de señal, v_s - Z_s y una carga representada por una impedancia equivalente Z_c.




Fig. A-1

a) ¿Qué representa Z_c?

b) ¿Qué representa el generador de excitación v_s - Z_s?

c) ¿Qué se entiende por una red circuital lineal?

d) ¿Qué diferencia hay entre una red circuital de cuatro terminales (cuadripolo), una red circuital de dos pares de terminales (bipuerta) y una red circuital de dos pares de terminales con un terminal común de entrada y salida?

e) ¿Qué se entiende por terminal común de todo un circuito?. ¿Esto implica que debe estar conectado a lo que se denomina masa o tierra del lugar?. ¿ Qué se entiende por masa o tierra del lugar?.

f) Definir amplificación de tensión referida a los terminales de entrada (A_v) y a la tensión que entrega el generador de excitación en vacío (A_{vs}).

g) Definir amplificación de corriente (A_i) y ganancia de potencia (G_p).

h) Definir impedancias de entrada (Z_i) y de salida (Z_o). ¿De qué dependen?

i) Hallar la relación general: $A_v = -A_i\ (Z_c/Z_i)$ y analizar su significado.

A-2. Dado el circuito de la figura A-2, donde se utiliza un transistor TBJ de Si, tipo NPN con: $\beta_F \approx \beta_o = 200$; $V_A = 120$ V ; $r_x = 50\Omega$




Fig. A-2

Se considera $v_s = \hat{V}_s \operatorname{sen}(\omega t)$

a) Dibujar los circuitos equivalentes para continua y señal del amplificador (sin reemplazar el transistor por su modelo incremental en el circuito de alterna) y suponiendo los capacitores de acople de reactancia despreciable. Justificar por que en el circuito de alterna o señal se admite que las fuentes de alimentación de continua se comportan como cortocircuitos. Indicar sobre cada circuito todos los sentidos de referencia de corrientes, de tensiones entre electrodos del TBJ y de tensiones referidas a común, utilizando una nomenclatura tal que permita distinguir claramente valores continuos, señales variables en el tiempo (consideradas como alternas sin valor medio o como incrementos en función del tiempo alrededor de un valor medio o continuo que no se tiene en cuenta) y valores totales de corrientes y tensiones (suma algebraica de valores continuos y señales alternas), de modo que resulte compatible con la nomenclatura utilizada en el circuito dado en la figura A-2.

b) En un plano I_C - V_{CE}, trazar un juego de características estáticas del transistor $I_C = f(V_{CE};V_{BE}^*)$ en un gráfico que resulte proporcionado (utilizando escalas aproximadas que permitan interpretar el gráfico). Dibujar ocho características a V_{BE} = cte (V_{BE} como parámetro indicado con V_{BE}^* al definir la

función) cada 10 mV desde V_{BE} = 0,64 V a V_{BE} = 0,71 V, tomando I_S = 3,1. 10^{-15} A para este TBJ y V_T aproximarla a temperatura ambiente a 0,025 V. Definir I_S e indicar que es V_T. Tomar el eje horizontal hasta un valor de 12 V. Indicar por qué puede considerarse despreciable el efecto Early para el trazado de este juego de características dentro de una tolerancia del 10 %. Definir saturación incipiente y dibujar en el diagrama la curva que representa el lugar geométrico de los puntos que cumplen con esa condición en el plano considerado. Justificar por qué se las denomina estáticas.

c) Justificar como varía la separación vertical de las curvas al incrementarse V_{BE} en un mismo valor. ¿Con qué parámetro incremental esta relacionada esta separación tomada a V_{CE} = cte?.

A-3. En el circuito de la Fig. A-2, utilizando el mismo transistor se pide:

a) En un plano I_C - V_{CE}, trazar un juego de características estáticas del transistor $I_C = f(V_{CE}; I_B^*)$ en un gráfico que resulte proporcionado. Dibujar siete características a I_B = cte (I_B como parámetro indicado por I_B^* al definir la función) cada 3 µA desde I_B = 3 µA a I_B = 21 µA, tomando β_F = cte. = 200. Tomar el eje horizontal hasta un valor de 12 V como en el caso anterior. Dibujar la curva que representa el lugar geométrico de los puntos de saturación incipiente de acuerdo a la definición dada.

b) Justificar como varía la separación vertical de las curvas al incrementarse I_B en un mismo valor. ¿Con qué parámetro incremental esta relacionada esta separación tomada a V_{CE} = cte?.

c) Repetir el diagrama del punto a) considerando una variación normal de β_F con I_C.

A-4. En el circuito de la Fig. A-2 se reemplaza al transistor bipolar por un MOSFET de canal N inducido donde:

$$V_T = +2\ V\ ;\ k' = (\mu_n C'_{ox})/2 = 0{,}05\ mA/V^2\ ;\ W/L = 10\ ;\ \lambda = 0{,}008\ V^{-1}$$

a) Redibujar el circuito completo con V_{GG} en lugar de V_{BB}, V_{DD} por V_{CC}, R_G por R_B y R_D por R_C. Manteniendo la forma general de la nomenclatura de la Fig. A-2, modificar todos los subíndices por la letra correspondiente.

b) Repetir el ítem a) del prob. **A–2** con las modificaciones correspondientes.

c) En un plano I_D **–** V_{DS}, trazar un juego de características estáticas del transistor $I_D = f(V_{DS};V_{GS}^*)$ en un gráfico proporcionado. Dibujar ocho características a V_{GS} = cte con intervalos de 1 V desde V_{GS} = - 2 V a V_{GS} = 5 V. Definir V_T e indicar de que parámetros constructivos depende. Tomar el eje horizontal hasta un valor de 12 V. Indicar por qué puede considerarse despreciable el efecto de modulación del largo del canal para el trazado de este juego de características dentro de una tolerancia del 10 %. Definir V_{DS} de estrangulamiento incipiente - V_{DSE} - y dibujar en el diagrama la curva que representa el lugar geométrico de los puntos que cumplen con esa condición en el plano considerado. Justificar desde el punto de vista físico la relación entre V_{DSE}, V_{GS} y V_T.

d) Justificar como varía la separación vertical de las curvas al incrementarse V_{GS} en un mismo valor. ¿Con qué parámetro incremental esta relacionada esta separación tomada a V_{DS} = cte?.

A-5. En el circuito de la Fig. A-2 se conoce:

V_{BB} = 6,7 V ; V_{CC} = 12V ; R_C = 2 KΩ ; R_L = 3 KΩ ; R_B = 400 KΩ ; R_s = 0,4 KΩ

a) Trazar la curva de carga estática en un plano $I_C = f(V_{CE})$ considerando conocidas las tensiones de las fuentes de alimentación, las resistencias de polarización y las características del TBJ utilizado. Definirla. Justificar por qué se la denomina estática. ¿Por qué en este caso resulta ser una recta a pesar que el transistor es un dispositivo alineal?. ¿En que cuadrante está?. ¿Por qué se la traza normalmente en un solo cuadrante?.

b) Obtener su ecuación en base al circuito de continua, hallando su pendiente y su ordenada y abscisa al origen.

c) Trazar la característica estática de transferencia $I_C = f(V_{BE};V_{CE}^*)$, admitiendo que es única para MAD con $V_{CE} > 0,7$ V y en el mismo diagrama $I_C = f(V_{BE})$ trazar la recta de polarización para este circuito. Definirla, hallar su ecuación e indicar como se obtiene el punto de reposo en el plano I_C-V_{BE}.

d) Analizar la función de cada componente del circuito completo dado en la Fig. A-2. Circulando por la malla de entrada que contiene al generador de señal, al capacitor de acople C_{A1} y al diodo base-emisor del transistor, justificar como surge por Kirchoff la ecuación $v_{BE} = V_{BEQ} + v_{be}$.

e) Trazar las características estáticas de transferencia para el TBJ: $I_C = f(V_{BE};V_{CE}^*)$. Justificar la escasa influencia de V_{CE} para $V_{CE} > 0,7$ V. Justificar que mide su pendiente en un determinado punto.

f) Trazar en el mismo gráfico en que se construyó la curva de carga estática, el juego de características estáticas del transistor en el plano $I_C = f(V_{CE};V_{BE}^*)$. En base a lo obtenido en c), hallar gráficamente en forma aproximada el punto de reposo Q $(I_{CQ};V_{CEQ})$, indicándolo sobre el diagrama. Hallar el correspondiente valor aproximado de V_{BEQ} . Verificar este último con el valor de I_S dado.

g) Hallar en forma analítica aproximada, el punto de reposo Q $(I_{CQ};V_{CEQ})$. Indicar las tensiones continuas de los 3 electrodos contra común. Justificar por qué en un TBJ de silicio puede utilizarse esta forma aproximada de hallar el punto Q cuando $V_{BB} >> 0,7$ V. Si no lo es, pero es mayor que 0,7 V, discutir la validez del método aproximado en base a una característica estática de transferencia $I_C = f(V_{BE})$ a V_{CE} = cte., hallando el valor aproximado de ΔV_{BE} necesario para que para que la corriente de colector duplique su valor inicial.

h) Trazar la curva de carga dinámica en el mismo grafico del punto f). ¿Con que condiciones puede admitirse que es una recta?. ¿Por qué difiere de la recta de carga estática?.

i) Obtener su ecuación, hallando su pendiente y su ordenada y abscisa al origen.

A-6. En el circuito de la Fig. A-2 modificado con el MOSFET del problema **A-4** se conoce:

V_{GG} = 4,45 V ; V_{DD} = 12V ; R_D = 2 KΩ ; R_L = 3 KΩ ; R_G = 4 MΩ ; R_s = 20 KΩ

a) Obtener la ecuación de la recta de carga estática en base al circuito de continua, hallando su pendiente y su ordenada y abscisa al origen.

b) Trazarla en el mismo gráfico en que se construyó el juego de características estáticas del transistor en el plano $I_D = f(V_{DS};V_{GS}^*)$. Hallar gráficamente en forma aproximada el punto de reposo Q ($I_{DQ};V_{DSQ}$), indicándolo sobre el diagrama. Hallar el correspondiente valor aproximado de V_{GSQ}. Verificar este último con el valor de la ecuación del MOSFET.

c) Analizar la función de cada componente del circuito completo. Circulando por la malla de entrada que contiene al generador de señal, al capacitor de acople C_{A1} y a la rama gate-sourse del transistor, justificar como surge por Kirchoff la ecuación $v_{GS} = V_{GSQ} + v_{gs}$.

d) Trazar las características estáticas de transferencia para el MOSFET: $I_D = f(V_{GS};V_{DS}^*)$. Justificar la escasa influencia de V_{DS} para $V_{DS} > V_{DSE}$. Justificar que mide su pendiente en un determinado punto.

e) Trazar la característica estática de transferencia $I_D = f(V_{GS};V_{DS}^*)$, admitiendo que es única para MAD con $V_{DS} > V_{DSE}$ y en el mismo diagrama $I_D = f(V_{GS})$ trazar la recta de polarización. Definirla, hallar su ecuación para este circuito e indicar como se obtiene el punto de reposo en el plano I_D-V_{GS}.

f) Hallar en forma analítica, el punto de reposo Q ($I_{DQ};V_{DSQ}$). Indicar las tensiones continuas de los 3 electrodos contra común.

g) Obtener la ecuación de la recta de carga dinámica, hallando su pendiente y su ordenada y abscisa al origen. Trazarla curva en el mismo grafico del punto b).

A-7. En el circuito del problema **A-5**:

a) Trazar la característica estática de transferencia $I_C = f(V_{BE})$.

b) Trazar en el mismo gráfico del punto a) la curva dinámica de transferencia $i_C = f(v_{BE})$ considerando que se desprecian todos los efectos reactivos. Explicar cómo se la obtiene a partir del trazado de la recta de carga dinámica de los puntos h) e i) del problema **A-5**. ¿En qué se diferencian la característica estática y la curva dinámica de transferencia?.

c) Si $v_{BE} = V_{BEQ} + v_{be}$, donde $v_{be} = \hat{V}_{be} sen(\omega t)$, obtener gráficamente la función $i_C = f(t)$ en base a la característica dinámica de transferencia para:

I) baja deformación con $\hat{V}_{be} < 2mV$

II) deformación por recorte en uno de los semiciclos al ir aumentando $\hat{V}_{be}$.

III) deformación por recorte en los dos semiciclos al ir aumentando aún más $\hat{V}_{be}$.

Analizar los motivos de los recortes. Indicar como debiera modificarse el valor de I_{CQ} (aumentar o disminuir) y por qué, para que el recorte fuese simétrico en ambos semiciclos y para que recorte primero (a menor valor de $\hat{V}_{be}$) en el otro semiciclo que en el caso anterior.

d) Repetir el punto c) sobre las características del colector.

e) Explicar por qué es necesario polarizar el transistor desde el punto de vista del funcionamiento lineal del dispositivo amplificador.

f) Discutir la incidencia en v_o del capacitor de acople de salida cuando se entra en corte y saturación.

g) ¿Qué se entiende por clase de funcionamiento?. Definir las clases usuales. Ubicar el punto Q para cada clase sobre las características de colector y sobre la característica dinámica de transferencia.

A-8. Repetir el problema **A-7** con el MOSFET del problema **A-6**. Analizar las diferencias con el transistor bipolar.

A-9. En el circuito del problema **A-5**:

a) En el circuito de señal dibujado en el problema **A-2**, reemplazar al transistor por su modelo circuital incremental lineal o de pequeña señal, despreciando los efectos reactivos del transistor. Indicar sobre cada circuito todos los sentidos de referencia de corrientes, de tensiones entre electrodos del TBJ y de tensiones referidas a común.

b) Determinar las condiciones que permiten despreciar r_x, r_o y r_μ. Indicar si son aplicables a este caso aceptando un error del 10% respecto a la solución exacta. Indicar porqué generalmente no se incluye r_x en cálculos aproximados aunque su incidencia supere la tolerancia admitida normalmente. Indicar porqué generalmente se puede despreciar r_μ a pesar que no pueda despreciarse r_o. ¿Si fuese $r_\mu = \beta_o r_o$ también se lo podría hacer?. Justificar.

c) Hallar la expresión por inspección y el valor de la amplificación de tensión referida a bornes de base y emisor con las consideraciones del punto anterior:

$$A_v = v_o / v_i = v_{ce} / v_{be}$$

¿Cómo resulta la expresión y el valor considerando r_o?. ¿Y si se considera r_x?. ¿Por qué A_v no depende de R_B?.

d) Definir y hallar las expresiones por inspección y el valor de las impedancias de entrada vista desde el terminal de base -R_{ib}- y vista desde el generador de señal -R_i- ($v_s - R_s$).

e) Hallar las impedancias de salida vista desde el terminal de colector -R_{oc}- (es decir "vista" desde R_{CA}) y vista desde la carga de señal útil -R_o- (es decir "vista" desde R_L). ¿Cuánto vale R_{oc} si se admite r_o —> ∞.

f) Hallar la expresión de la amplificación de tensión referida a la tensión que entrega el generador de excitación en vacío:

$$A_{vs} = v_o / v_s = v_{ce} / v_s$$

g) Analizar el significado de las amplificaciones de tensión definidas en los puntos c) y f).

h) Hallar las expresiones por inspección y los valores, considerando r_o y despreciándolo. Indicar como incide r_x en estas expresiones y valores.

$$A_i = i_c/i_b \; ; \; A_{is} = i_c/i_s \text{ y } A_{ils} = i_l/i_s$$

Analizar significados y diferencias.

A-10. Repetir el problema **A-9** con el MOSFET del problema **A-6**. Analizar las similitudes y diferencias con el transistor bipolar, teniendo en cuenta el circuito equivalente de los modelos incrementales correspondientes a ambos tipos de transistores y la diferencia de los valores en sus parámetros.

A-11. En el circuito del problema **A-5**:

a) Con v_s = 0, hallar:

I) la potencia de continua disipada en el colector del transistor - P_d (v_s=0) = P_e -.

II) la potencia de continua disipada en R_C.

III) la potencia entregada por la fuente de alimentación V_{CC} -P_{CC}-.

IV) la potencia de continua entregada por la fuente V_{BB}. Compararla con la de III).

b) Se aplica una tensión de excitación $v_s = \hat{V}_s \operatorname{sen}(\omega t)$ con una amplitud de 20 mV.

Admitiendo que el circuito se comporta linealmente para la señal alterna en el circuito de colector se tendrá –Justificar- :

$$i_C = I_{C_Q} + i_c = I_{C_Q} + \hat{I}_c \operatorname{sen}(\omega t)$$

$$v_{CE} = V_{CE_Q} + v_{ce} = V_{CE_Q} + \hat{V}_{ce} \operatorname{sen}(\omega t + \pi)$$

Determinar:

I. la potencia media de alterna disipada en la carga $R_{ca} = R_C // R_L$ que en éste caso coincide con la entregada por el transistor entre colector y emisor – P_{ce} -.

II. la potencia media de alterna disipada en R_L – P_o - y R_C. ¿Cuál es la potencia útil de señal de salida?.

III. la potencia media total disipada en R_L y R_C y en R_{ca}.

IV. la potencia media total entregada por la fuente de alimentación V_{CC} . Comparar con la obtenida en III del punto a)

V. la potencia media total disipada en colector del transistor – P_d -.

VI. la potencia media de excitación alterna que el generador de señal entrega al circuito de base – diodo base-emisor: P_{be} -.

VII. la potencia media de excitación alterna que entrega el generador de señal – P_i -, la entregada al resistor de polarización de base y al circuito de entrada del transistor –consumida sobre R_i, R_B y R_{ib}. ¿Cuál es la potencia útil de señal de excitación?.

c) Sobre el plano I_C - V_{CE}, sin construir las curvas características del transistor, trazar las rectas de carga estática y dinámica e indicar las áreas que miden las potencias calculadas en los ítem I a III del punto a) y I al V del punto b). Extraer conclusiones.

Indicar porqué se denomina potencia de entrada – P_e - a la disipada en colector en ausencia de señal – P_d (v_s=0) -.

d) Indicar el significado de la ganancia de potencia del transistor:

$$G_p = P_{ce} / P_{be}$$

y su relación con las amplificaciones de tensión y corriente que correspondan, reemplazándolas en función de los valores picos o eficaces. ¿Cómo se modifica esta última si se tiene en cuenta los efectos reactivos?

¿Que otras relaciones entre potencias de salida y excitación puede interesar definir?

e) Indicar el significado de rendimiento de colector - η_C – definido como la relación entre la potencia de señal entregada por colector-emisor del transistor – P_{ce} – y la potencia de continua de entrada $P_e = P_d$ ($v_s = 0$). Comparar con la definición de ganancia de potencia y extraer conclusiones relativas a la esencia de un dispositivo amplificador.

f) En base al diagrama del punto c) y de todas las definiciones realizadas en este problema, extraer conclusiones de todo el “juego de potencias que se

lleva a cabo en un dispositivo activo funcionando en modo analógico en clase A.

g) Trazar sobre el diagrama I_C – V_{CE} las curvas correspondientes a potencia de disipación constante. ¿Qué utilidad tienen?.

A-12. Repetir el problema **A-11** con el MOSFET del problema **A-6**, considerando una amplitud de la señal de excitación en vacío de 0,6 V. Extraer conclusiones.

A-13. En el circuito del problema **A-5**, para evitar la deformación a bajas corrientes, se adopta una tensión de codo entre colector y emisor de V_{CEK} = 0,8 V y una corriente mínima de colector de $I_{Cmín}$ = 0,2 mA.

a) Analizar los motivos por los cuales se adoptan estos límites cómo una aproximación para evitar recortes pronunciados en los dos semiciclos de una señal senoidal de excitación.

b) Hallar la máxima amplitud de tensión alterna que puede obtenerse entre colector y emisor de modo que no haya recorte pronunciado en la zona de saturación $\hat{V}_{ce\max S}$.

c) Hallar la máxima amplitud de tensión alterna que puede obtenerse entre colector y emisor de modo que no haya recorte pronunciado en la zona de corte $\hat{V}_{ce\max C}$.

d) Hallar la máxima amplitud de tensión alterna que puede obtenerse entre colector y emisor – $\hat{V}_{ce\max}$ - de modo que no haya recorte pronunciado en ninguno de los dos semiciclos. Obtener el valor de $V_{ce\ max}$ (valor eficaz).

e) Hallar la máxima amplitud de señal a aplicar entre base y emisor $(\hat{V}_{be_{máx}})$ de modo que no haya recorte a la salida.

f) Hallar la máxima amplitud de señal en vacío del generador de excitación $\hat{V}_{s_{máx}}$ de modo que no haya recorte a la salida.

A-14. Repetir el problema **A-13** con el MOSFET del problema **A-6**. Extraer conclusiones.

A-15. En el circuito del problema **A-5**, con $V_{BB} = V_{CC} = 12$ V:

a) Admitiendo que $V_{CEK} \cong 0$ e $I_{Cmín} \cong 0$, determinar la ubicación del punto Q que permita obtener máxima excursión simétrica de tensión alterna de salida, de modo que no haya recorte en ningún semiciclo. Calcular el valor correspondiente a R_B. Indicar el valor de $\hat{V}_{ce_{máx}}$ obtenible y de V_{ce} (valor eficaz).

b) Repetir el punto a), considerando $V_{CEK} = 0{,}6$V e $I_{Cmín} = 0{,}2$mA. Comparar los resultados.

A-16. En el circuito del problema **A-5**, se conoce: $V_{BB} = V_{CC} = 12$ V, $R_C = 4$ KΩ,
Transistor de Si NPN: $\beta_F = \beta_o = 300$
Determinar:

a) la ubicación del punto de reposo de modo que se pueda obtener máxima excursión simétrica con una amplificación de tensión:

$$A_v = v_{ce} / v_{be} = -160$$

b) el valor de R_L.

c) el valor de R_B.

A-17. En el circuito del problema **A-5**, se conoce: $V_{BB} = V_{CC} = 9$ V, $R_L = 2$ KΩ, $R_S = 100$ Ω.
Transistor de Si NPN: $\beta_F = \beta_o = 300$

a) Determinar la ubicación del punto Q y el valor de la resistencia de polarización de colector (R_C), si se desea tener una máxima excursión simétrica de la tensión de colector de 3V.

b) Calcular $A_v = v_{ce} / v_{be}$; $A_{vs} = v_{ce} / v_s$.

c) Calcular y $\hat{V}_{be\max}$ y $\hat{V}_{s\max}$ de modo que se obtenga la excursión pedida a la salida.

A-18. Para el amplificador de la Fig. A-9:




Fig. A-9

Datos: V_{BB} = 2 V ; Transistor de Si NPN: β_F = 100 ; $V_{CE(sat)}$ = 0,05V ≈ 0

a) Hallar el punto de reposo Q: (I_{CQ} ;V_{CEQ}), I_{BQ}, V_{EQ}, V_{BQ} y V_{CQ} para:

I) R_B = 100 KΩ

II) R_B = 50 KΩ

III) R_B = 10 KΩ

IV) R_B = 8 KΩ

V) R_B = 4 KΩ

VI) R_B = 2 KΩ

VII) R_B = 1 KΩ

VIII) R_B = 500 Ω

IX) R_B = 100 Ω

X) R_B = 50 Ω

b) Trazar el lugar geométrico de los distintos puntos Q obtenidos sobre el plano I_C – V_{CE} (curva de carga). Analizar la relación entre esta curva de carga y la RCE.

c) Determinar el valor de V_{BB} que lleva a saturación al transistor si RB=10KΩ.

A-19. En el circuito de la Fig. A-9 se reemplaza el TBJ por un MOSFET canal N inducido donde:

V_T = + 1 V; k = k´. W/L = 0,5 mA/V

VDD = + 10 V; RD = 1 KΩ; RS = 100 Ω; R_G = 2 MΩ

a) En un plano I_D – V_{DS} trazar la recta de carga estática, hallando su pendiente, abscisa y ordenada al origen.

b) En el mismo gráfico anterior trazar el lugar geométrico de V_{DSE}, hallar los valores de $I_D = I_{DE}$, $V_{DS} = V_{DSE}$ y el V_{GS} correspondientes y trazar la característica de drenaje correspondiente al valor del V_{GS} hallado. Despreciar el efecto de modulación del largo del canal.

c) Hallar el punto de reposo Q: (I_{DQ} ; V_{DSQ}), V_{GSQ}, V_{SQ}, V_{GQ} y V_{DQ} para:

I) V_{GG} = 1 V

II) V_{GG} = 2 V

III) V_{GG} = 3 V

IV) V_{GG} = 5 V

V) V_{GG} = 6 V

VI) V_{GG} = 7 V

VII) V_{GG} = 8 V

d) Trazar el lugar geométrico de los distintos puntos Q obtenidos sobre el plano I_D – V_{DS} (curva de carga). Analizar la relación entre esta curva de carga y la RCE trazada.

A-20. Una red bipuerta como de la figura A-1 posee una impedancia Z_{f1} conectada entre los terminales no comunes de entrada y salida y otra Z_{f2} común a las mallas de entrada y salida. Tiene además una impedancia Z_{f3} conectada entre los terminales de entrada de la propia red.Para facilitar el cálculo se supone que la impedancia de entrada de la propia red, $Z_i = v_i / i_i$, es infinita.

a) Demostrar que la impedancia de entrada del conjunto vale:

$$Z_1 = v_1 / i_1 = [Z_{f1} / (1 - K_{v1})] \,//\, [Z_{f3} / (1 - K_{v3})]$$

donde $K_{v1} = v_2 / v_1$ y $K_{v3} = v_3 / v_1$

b) Demostrar que Z_{f3} se refleja en paralelo con Z_{f2} como:

$$Z_{f3}´ = Z_{f3}.K_{v3} / (K_{v3} - 1)$$





Fig. A-10

Nótese que si $0 < K_{v3} < 1$ la Z_{f3} se reflejará con el signo de la parte real cambiado y con la componente imaginaria de forma capacitiva si originalmente fue inductiva y viceversa.

A-21. En el siguiente amplificador con JFET se conocen:



DATOS

$I_{DSS} = 8\ mA$

$V_P = -4\ V$

$V_{DD} = 24\ V$

$R_D = 6\ k\Omega$

$R_S = 1\ k\Omega$

$R_G = 1\ M\Omega$

Fig. A-11

a) Hallar el punto de reposo analíticamente y por iteración.

b) Indicar la función de cada elemento del circuito.

c) Calcular el valor de g_{mo} (g_m para $V_{GS} = 0$).

d) Calcular el valor de g_m correspondiente al punto de reposo.

e) Bosquejar un juego de características razonables de drain, con los datos.

f) Determinar la ecuación del lugar geométrico de los puntos correspondientes a los valores de V_{DSE} para los que se tiene *estrangulación incipiente,* y graficarlo en el diagrama $I_D - V_{DS}$.

g) Trazar las rectas de carga estática y dinámica sobre las características e). Indicar los valores de las abscisas y las ordenadas al origen de ambas. Obtener la $\hat{V}_o$ máxima sin recorte en ambos semiciclos.

h) Construir una características de transferencia $I_D = f(V_{GS}; V_{DS}^*)$ para el JFET utilizado. Admitiendo que esta característica prácticamente no depende de V_{DS}, determinar gráficamente el punto de trabajo mediante el trazado de la *línea de polarización.* ¿Qué se entiende por esta última?.

Nota: La resolución analítica se realiza mediante el uso de las expresiones que dan la corriente de drain en función de la tensión de gate y el cálculo de la transconductancia es conveniente realizarlo en función de la corriente de drenaje. Se hace notar que V_P (tensión de estrangulamiento) se ha definido con el signo correspondiente a V_{GS}, tal como se la considera en gran parte de los manuales (negativa para canal N).

A-22. Se tiene un MOSFET de canal P inducido, polarizado según se muestra en la figura (polarización por resistencia de gate a drenaje). Se requiere que I_{DQ} sea de – 5 mA, tomando como sentido de referencia para la I_D de polarización el sentido entrante por drenaje como se muestra en la Fig. A-12 para la corriente total i_D.

Datos: k = -0,3 mA/V^2 ; V_T = -3 V ; V_{DD} = -25 V ; R_G = 10 MΩ ; R_L = 1 MΩ

a) Determina el valor de $V_{GSQ} = V_{DSQ}$.

b) Calcular el valor de R_D.

c) Calcular la potencia disipada por el transistor.

d) Dibujar la característica estática de transferencia.

e) Bosquejar un juego de características estáticas de drenaje. Determinar la ecuación del lugar geométrico de los puntos correspondientes a los valores de V_{DSE} y dibujarlo en el diagrama $I_D - V_{DS}$.




Fig. A-12

f) Trazar las rectas de carga estática y dinámica, hallando sus pendientes, abscisas y ordenadas al origen.

g) Analizar si se trabaja en modo analógico-lineal. En ese caso calcular el valor de g_m, A_v y A_{vs} si R_s = 100 KΩ.

h) De trabajarse en modo analógico-lineal, obtener la $\hat{V}_o$ máxima sin recorte en ambos semiciclos.

i) Se reemplaza, sin modificar el circuito, al transistor por un PMOSFET de canal preformado con V_T = + 3 V. Rehacer todos los puntos de este problema.

j) Repetir el punto i) si I_{DQ} se disminuye en valor absoluto a – 2 mA.

A-23. Con un MOSFET de canal inducido se construye el siguiente circuito, que se utiliza como atenuador con transferencia variable controlada por tensión. Si se varía V_{GS} entre 2V y 10V, hallar los límites entre los cuales puede variar la transferencia de este divisor de tensión, para señales alternas de pequeña amplitud.

k = 0,3 mA/V^2

V_T = +2 V

R = 10 KΩ




Fig. A-13

A-24. Cuando un transistor es utilizado para trabajar en los modos de corte y saturación exclusivamente, se dice que trabaja en **conmutación**. Esta forma de trabajo se

utiliza habitualmente, y entre otras aplicaciones se pueden citar por ejemplo los circuitos digitales y las llamadas fuentes conmutadas.

a) En la Fig. A-14a se muestran dos etapas con transistores MOSFET inducido y TBJ, respectivamente, cuya señal de entrada v_{i1} posee un valor máximo $V_{i1máx} > 0$ suficientemente grande como para llevar a los transistores a saturación, entendiendo que un transistor trabaja **saturado** cuando su corriente está determinada esencialmente por el circuito externo, y un valor mínimo $V_{i1mín} \geq 0$ suficientemente bajo como para llevar el transistor a la zona de corte. En el caso del MOSFET, la saturación bajo esta consideración, implica que trabaje en la zona óhmica para la cual utilizaremos la siguiente notación: I_{Dzh} y V_{DSzh} para la corriente de drain y la tensión drain-source respectivamente. En el caso del TBJ se utilizará la denominación común de saturación con la nomenclatura I_{Csat} y V_{CEsat}.

Cuando la señal de entrada v_{i1} está constituida por un único pulso o un tren de pulsos rectangulares que varía entre $V_{i1mín}$ y $V_{i1máx}$, el transistor **conmutará** desde un estado de corte a uno de saturación. Al estado del transistor cuando conduce se lo llama **"ON"** y al de corte **"OFF"**. A estas etapas se las conoce como inversores lógicos o simplemente **inversores**. Justificar por qué.

¿Bajo que polaridades de la señal v_{i1} un MOSFET de canal preformado se comportará como un inversor lógico?. Justificar.




Fig.A.14 a

b) En condiciones estáticas, es decir en estado de corte o saturación, el transistor TBJ prácticamente no disipará potencia en ambos puntos de trabajo (salvo las corrientes inversas o de fuga en corte o la V_{CE}, pequeña pero no nula, en con-

dición de modo saturado) en tanto que el MOSFET no disipará potencia apreciable cuando esté en corte pero la disipación en la zona óhmica dependerá de la carga, quien determinará el valor de V_{DSzh} e I_{Dzh} en ese punto.

Obtener para ambos circuitos inversores con MOSFET y con TBJ la potencia estática disipada en ambos estados posibles –corte y saturación-.

Adoptar los siguientes datos para los transistores y el circuito asociado:

$V_{DD} = V_{CC} = 5$ V ; $R_{D1} = R_{C1} = 1$ KΩ ; $k = 1$ mA/V^2 ; $V_T = +1$ V ;

I_{Dfuga} ($V_{GS} \approx 0$) = 10 pA ; I_{CS} ($V_{BE} = 0$) = 30 nA ; V_{CEsat} = 100 mV

c) En condiciones dinámicas, es decir cuando v_{i1} resulta ser una señal variable en el tiempo entre $V_{i1mín}$ y $V_{i1máx}$, el transistor deberá recorrer la zona de modo activo o analógico-lineal para alcanzar alguno de los estados de trabajo (corte o saturación). Al trabajar en conmutación, durante el tiempo que demore ese recorrido, el transistor disipará potencia. Ese tiempo está caracterizado por un **tiempo de conmutación** y se debe a los efectos de las capacitancias parásitas de los dispositivos activos y del circuito asociado. Dado que se está excitando la etapa con gran señal, no se puede asociar las capacitancias que presenta el dispositivo directamente a las del modelo de pequeña señal del transistor, pero sí puede admitirse que poseen órdenes de valores similares. Por lo tanto se admitirá, que cada etapa inversora posee una capacitancia propia del transistor entre su entrada y común y entre su salida y común, C_i y C_o, respectivamente, del orden de décimas a centenares de pF, dependiendo del tipo de transistor y del ejemplar del mismo.




Fig. A-14 b

Para el circuito de la Fig. A-14b, graficar $v_o(t)$ admitiendo que v_{i1} es un **pulso** proveniente de un generador ideal, con $V_{i1mín} = 0$; $V_{i1máx} = V_{DD}$ y una duración T_1 mucho mayor que los tiempos de carga y descarga de las capacitancias.

Admitiendo que las únicas capacitancias son las propias del dispositivo con $C_i = 7$ pF y $C_O = 1$ pF, y suponiendo en primera aproximación que el transistor se mantiene en la zona activa para valores de V_{DS} entre V_{DD} y $V_{DD}/2$, obtener un valor estimado del tiempo entre el instante $t = 0^+$ de aplicación del pulso y el instante en que la tensión de salida desciende a $V_{DD}/2$. Si para el transistor en corte se admite que la corriente de fuga es despreciable (se la ha supuesto de 10 pA), calcular el valor del tiempo entre el instante $t = T_1^+$ y el instante en que la tensión de salida asciende a $V_{DD}/2$. Hallar el promedio de ambos tiempos calculados. ¿Qué significado tiene este último valor calculado?.

d) Admitiendo que v_{i1} proviene de un generador de tensión real y que por lo tanto debe tenerse en cuenta los efectos de la capacitancia C_i, definir tiempo de propagación o retardo. – Ver bibliografía B2 secciones 1.7 y 5.8 - Recalcular en forma más aproximada el tiempo calculado en el punto c) para v_{i1} proveniente de un generador ideal cuando el MOSFET pasa de corte a zona óhmica.

¿Por qué es necesario definir dos tiempos de retardo: uno desde el flanco ascendente de la señal de entrada (cuando se pasa de $V_{i1mín} = V_{i1L}$ a $V_{i1máx} = V_{i1H}$) hasta el flanco descendente de la señal de salida (cuando se pasa de $V_{omáx} = V_{oH}$ a $V_{omín} = V_{oL}$) y otro desde el flanco descendente de la señal de entrada (cuando se pasa de $V_{i1máx}$ a $V_{i1mín}$) hasta el flanco ascendente de la señal de salida (cuando se pasa de $V_{omín}$ a $V_{omáx}$)?. ¿Qué se toma como valor de tiempo de propagación o retardo?.

e) ¿Qué se entiende por **disipación de potencia dinámica**? Obtener la expresión y calcular el valor de la **potencia dinámica media** que disipa el transistor cuando la tensión v_{i1} aplicada es un tren de pulsos de frecuencia $f = 1/T$ y duración T_1 mucho mayor que los tiempos de carga y descarga de las capacitancias.

f) En los inversores de las Fig. A-14c y d se reemplazó el resistor R_{D1} por un transistor. La Fig. A-14c muestra un inversor **NMOS** integrado y la Fig. A-14d un inversor **CMOS** integrado. Analizar su funcionamiento. Justificar la conexión del sustrato mediante un corte transversal donde se indique cómo están integrados ambos transistores en cada circuito.




Fig. A-14 c




Fig. A-14 d

A-25. La Fig. A-15 muestra otro uso típico de un transistor en conmutación con tecnología MOS (pudiendo realizarse también con TBJ con la misma topología circuital): el esquema básico de un circuito que permite convertir una tensión continua cualquiera –V_{DD} en este caso- en otra tensión continua de mayor o menor valor que posea los dos terminales aislados de los terminales de la fuente de continua primaria V_{DD}, utilizando como señal auxiliar un tren de pulsos proveniente de un generador que prácticamente no entrega potencia. La topología indicada, se denomina **flyback**. Este esquema básico se puede utilizar como elemento central para construir circuitos prácticos como **conversores de continua a continua** (DC a DC) y **fuentes de alimentación reguladas de tensión conmutada o fuente de switching**.

El principio de funcionamiento se basa en la excitación mediante un tren de pulsos de gran señal, que supondremos ideal, de un transistor que conmuta entre corte y zona óhmica. Cuando pasa de corte a conducción, la tensión sobre el primario del transformador pasará de cero a V_{DD}, ya que su corriente no pude crecer instantáneamente. Mientras la tensión en el inductor del primario se mantenga aproximadamente constante, la corriente crecerá linealmente en el primario del transformador siguiendo aproximadamente la curva característica de salida de $v_{i1} = V_{GSon} = cte >> V_T$ del MOS. El hecho de suponer que la tensión sobre el primario del transformador resulta

aproximadamente constante implica que se trabaja normalmente con ancho de pulsos suficientemente pequeños como para que se mantenga $V_{DSzh} << V_{DSE} = V_{GSon} - V_T$. A medida que aumenta la corriente por el primario del transformador aumenta el flujo magnético y la energía almacenada.

Los puntos indicados en primario y secundario del transformador, se denominan **"puntos homólogos"** e indican que para un instante dado, los terminales indicados poseen igual polaridad o, lo que es lo mismo, a corriente entrante por el punto marcado en el primario, corresponde corriente saliente por el punto marcado en el secundario.

La disposición adoptada de los devanados primario y secundario del transformador, indicada por los puntos homólogos asegura que el diodo D está polarizado en inversa durante el tiempo en que el transistor T conduce, por lo que no circula corriente en el secundario.

En el flanco negativo del pulso, cuando T entra en corte, el flujo magnético en el transformador se interrumpe, generando una corriente en el secundario que carga al capacitor C_f a través del diodo, alimentando la carga R_L obteniéndose sobre ésta una tensión continua con un ripple que puede minimizarse mediante circuitos adicionales. Es decir, en el campo magnético del transformador se almacena la energía durante el tiempo ON de T y se transfiere a la carga durante el tiempo OFF de T, de ahí el nombre flyback (C_f mantiene la tensión sobre R_L durante el tiempo "ON"). Notar que el circuito completo que carga al secundario, es un circuito rectificador común de media onda con filtro capacitivo, excitado por una onda pulsante en lugar de la senoidal que se aplica desde la línea de suministro eléctrico y que los terminales del devanado secundario y su circuito asociado pueden referirse a puntos que no tengan relación eléctrica directa con los puntos del circuito que contiene al devanado primario del transformador (circuitos con aislamiento galvánica).

Los diodos colocados en paralelo con el primario del transformador D_P tiene la función de proteger principalmente al transistor y eventualmente al propio devanado primario, de la sobretensión entre terminales de este devanado que se produce al cortarse T, limitando la tensión V_{DS} a $[V_{DD} + 0,7V + V_Z]$.




Fig. A-15

Este mecanismo de convertir una tensión continua en otra continua mediante la utilización de una onda pulsante (en este caso a través de un transformador) se lo conoce como choppeado.

a) Analizar el principio de funcionamiento, trazando en gráficos correlativos:

v_i (t) ; i_D (t) ; v_D (t) ; i_F (t) ; v_O (t), indicando sobre este último el valor medio o continuo.

Datos: v_i es un tren de pulsos que varía entre 0V y 2V de 100 KHz y ciclo útil 50%; V_{DD}= 10V; C_f= 1μF; R_L= 1KΩ; n_{Tf} = 0,99; V_Z=10V y T: (k= 100 mA/V^2 ; V_T= +1V)

b) Analizar cómo se modifica el valor continuo V_O si se varía el ciclo útil de la señal de excitación.

c) Teniendo en cuenta que la conmutación se realiza a frecuencias elevadas (desde decenas de KHz a algunos MHZ), se deberá tener en cuenta para el correcto funcionamiento del circuito, la elección de los componentes (capacitancias parásitas pequeñas en T, transformador con núcleo de ferrite, diodo de alta frecuencia, etc.). Analizar mediante simulación con PSpice cómo influye en el valor de V_O el utilizar en D un diodo para baja frecuencia como el 1N4002 frente a uno para alta frecuencia como el 1N4148. (Para la simulación, considerar un valor de las inductancias del primario y secundario del transformador comprendido entre 1mH y 10mH).

d) Analizar qué sucede con v_i (t) ; i_D (t) ; v_D (t) ; i_F (t) y V_O (t) si se invierte el terminal homólogo del secundario.

e) Para regular el valor de la tensión continua de salida V_O utilizando el circuito de conmutación de la figura A-16, se introduce una red circuital de realimentación que, a partir del valor de la tensión continua V_O sensada convenientemente, varíe el ancho de los pulsos manteniendo la frecuencia constante o la frecuencia manteniendo el ancho de pulso constante, lo que incide sobre el valor de V_O tal como se analizó en el punto b). Indicar qué ventaja posee esta tipo de fuente regulada respecto de las fuentes reguladas convencionales (con rectificador y zener o circuito integrado regulador) a partir de considerar la potencia media disipada por el transistor.

A-26. La Fig. A-16a muestra otro uso típico de un transistor en conmutación con tecnología MOS: **el capacitor conmutado o de switching**.

El bloque indicado se encuentra conectado entre dos terminales de un circuito cuyas tensiones son $V_1 > V_2$. Ambos NMOSFET funcionan como llaves controladas por las tensiones V_A y V_B (señales de reloj), cerrándose cuando su tensión de gate es elevada (V_{on}) y abriéndose cuando se reduce a V_{off}. Como las señales en los gates están desplazadas $T_{ck}/2$, cuando un MOSFET entra en la zona óhmica el otro está en corte. Observar que para $V_A = V_{on}$ ($V_B = V_{off}$), C_1 (un capacitor integrado o el C_{ox} de otro MOS) se cargará a la tensión V_1 (admitiendo tiempo suficiente para alcanzar V_1). La carga transferida a C_1 será $Q_1 = C_1.V_1$. Cuando $V_B = V_{on}$ ($V_A = V_{off}$), C_1 transferirá parte de la carga hacia el nodo "2" hasta alcanzar una tensión V_2 entre sus terminales (admitiendo tiempo suficiente para la descarga). Por lo tanto, pasado un período T_{ck}, se transferirá del nodo "1" al "2" un $\Delta Q = C_1(V_1-V_2)$, equivalente a la circulación de una corriente $I = \Delta Q/T_{ck} = f_{ck}.C_1(V_1-V_2)$. Es decir que el bloque indicado se comporta como una resistencia $R_{eq} = 1/ f_{ck}.C_1$.

Analizar qué sucedería si no se considera el tiempo de retardo de los MOSFET en el desplazamiento entre las señales V_A y V_B.




Fig. A-16a

a) Para C_1 = 5 pF y f_{ck} = 100 kHz, obtener el valor de R_{eq} del sistema de capacitancia conmutada. ¿Cuál es la ventaja de utilizar esta R_{eq} respecto de integrar un resistor de igual valor?. ¿Cuáles son las desventajas de este circuito cuando la frecuencia de la señales a transferir se acercan a la frecuencia del reloj (frecuencia de muestreo)?.

b) El circuito de la Fig. A-16b se lo conoce como integrador en tiempo discreto. ¿Por qué?




Fig. A-16b

B. ESTUDIO DE LA POLARIZACION Y ESTABILIDAD DE AMPLIFICADORES CON UN SOLO TRANSISTOR

B-1.

a) Indicar qué problemas, en su funcionamiento como amplificador lineal, puede causar el corrimiento del punto de reposo del transistor. Realizar el análisis en base a un diagrama en el plano de las características de salida para TBJ, JFET y MOSFET considerando al punto Q en dicho plano – I_{CQ}/I_{DQ} ; V_{CEQ}/ V_{DSQ}-.

b) Indicar las posibles causas que provocan el corrimiento del punto de reposo del transistor en amplificadores con TBJ, con JFET y con MOSFET en un circuito ya construido, suponiendo que no se cambia el ejemplar de transistor que se utiliza. ¿Cómo se modifican sus características de transferencia, entrada y salida al variar los parámetros característicos de cada tipo de transistor por las causas indicadas?. ¿Que parámetros del circuito amplificador pueden modificarse?. ¿Cómo afectarían al funcionamiento del circuito amplificador?.

c) Indicar las posibles causas que provocan el corrimiento del punto de reposo del transistor en amplificadores con TBJ, con JFET y con MOSFET en un circuito ya construido, suponiendo que se cambia el ejemplar de transistor que se utiliza por otro de la misma familia (misma nomenclatura), manteniéndose constantes todo otro parámetro que pudiera influir sobre el punto Q. ¿Qué parámetros del dispositivo activo pueden variar?. ¿Que parámetros del circuito amplificador pueden modificarse?. ¿Cómo afectarían al funcionamiento del circuito amplificador?. ¿Qué pasaría al fabricar varios ejemplares de este circuito (o fabricación en serie)?.

B-2.

a) Analizar los corrimientos del punto Q, remarcando el de la corriente de salida - I_{CQ}/I_{DQ}-, en el circuito de la Fig. A-2 utilizando las tres clases de transistores mas comunes - TBJ, JFET o MOSFET- con el signo y

valor adecuado de V_{CC}/V_{DD} y V_{BB}/V_{GG} según la clase del transistor utilizado - TBJ, JFET o MOSFET –, el tipo – NPN/PNP – o - canal N/canal P – y si el canal es inducido o preformado en los MOSFET. Justificar por qué al circuito de la fig. A-2 se lo denomina de polarización fija para las tres clases de transistores.

b) Analizar someramente, en forma general, el concepto de realimentación negativa para señal, y para qué se utiliza. Justificar como actúa ante los distintos parámetros característicos de un circuito amplificador. Indicar los efectos que se produciría si la realimentación fuese positiva y que se entiende por circuito oscilador. Definir las cuatro configuraciones posibles de realimentación.

c) Indicar como se pueden utilizar estas formas de realimentación negativa para estabilizar en continua los puntos de reposo.

B-3. En las siguientes figuras se representan las posibles configuraciones para circuitos con un solo transistor TBJ, realimentados negativamente para continua. Para el análisis de los circuitos se supondrán conocidas las tensiones de las fuentes de alimentación, el valor de los resistores y los parámetros del transistor. Sin embargo, estos valores se considerarán como variables al analizar cómo se logra mejorar la estabilidad del punto Q en cada caso.




Fig B-2-a




Fig. B-2-b




Fig. B-2-c

Para el circuito de la fig. B-2-b:

a) Analizar conceptualmente el mecanismo por el cual se estabiliza el punto de reposo frente a variaciones de β_F.

b) Hallar las expresiones de I_{CQ} y V_{CEQ}, despreciando I_B frente a I_C.

c) En base a la expresión de I_{CQ} hallada en el punto b) y a la correspondiente al circuito de polarización fija de la Fig. A-2, indicar por qué en los circuitos realimentados el corrimiento en el valor de I_{CQ} debido a variaciones de β_F resulta más pequeño.

d) Analizar cómo deberá modificarse el valor de los resistores de polarización para reducir la influencia de β_F en el valor I_{CQ}. ¿Qué limitaciones surgen sobre el funcionamiento en alterna?.

Para los tres circuitos:

e) Analizar la influencia del valor de R_C en las coordenadas del punto de reposo suponiendo despreciable el efecto Early.

f) Analizar conceptualmente el comportamiento de los tres circuitos frente a variaciones de V_{BE}. Comparar entre sí la "sensibilidad" de los mismos a dichas variaciones.

g) Los circuitos presentados introducen realimentación negativa tanto para las corrientes continuas como para las señales de alterna. Explicar cómo podría evitarse la realimentación en alterna permitiendo la de continua en cada caso. Indicar por qué la eliminación de la realimentación en alterna se denomina desacoplar la entrada de la salida para la señal.

h) Analizar por qué razón en el circuito de la figura B-2-b se tiene un grado más de libertad que en los otros dos, en cuanto al diseño de la red de polarización ante variaciones de β_F.

B-4. Para los tres circuitos del problema anterior obtener las expresiones de $I_{CQmáx}$ e $I_{CQmín}$ considerando variaciones en β_F y V_{BE} simultáneamente justificando qué valores de β_F y V_{BE} deben utilizarse en cada caso.

B-5.

a) ¿Por qué para un JFET o un MOSFET de canal preformado solo resulta utilizable la realimentación del circuito B-2b?.

b) Graficar una característica típica de transferencia del FET para cada caso y la correspondiente recta de polarización (circuito B-2b) hallando su

pendiente, abscisa y ordenada al origen. Definir recta de polarización. Indicar la posición del punto de reposo Q en el gráfico.

c) Dibujar sobre los gráficos del punto d) la recta de polarización correspondiente al circuito de polarización fija de la Fig. A-2, suponiendo que pase por el mismo punto Q anterior. Agregar dos características extremas de transferencia, debidas a las variaciones de I_{DSS} y V_P para el JFET, y de k y V_T para el MOSFET. Indicar por qué en los circuitos realimentados se estabiliza el corrimiento en el valor de I_{DQ}. ¿Cómo deberá modificarse el valor de los resistores de polarización para reducir este corrimiento?.

B-6. Para obtener la tensión V_{BB} del circuito B-2b se acostumbra recurrir a uno de los siguientes circuitos:




Fig. B-3-a




Fig. B-3-b

a) Reducir los circuitos de la Fig. B-3 a la configuración indicada en la figura B-2b indicando las expresiones que permiten obtener V_{BB} y R_B en función de los componentes de la Fig. B-3. ¿Qué se debe aplicar para realizar la reducción?.

b) ¿Qué condiciones deberán cumplirse para que la caída de tensión sobre R_B de la Fig. B-2b resulte despreciable frente a V_{BB}. ¿Qué significado tendrá el cumplimiento de esta condición en cuanto a la estabilidad del valor de I_{CQ}? ¿Por qué pude aceptarse aproximadamente que, si R_B/β_F

$_{mín} \leq R_E/10$ resulta admisible considerar que I_{CQ} posee una inestabilidad del orden del 10% al variar β_F?.

c) Analizar como podrá considerarse que trabaja el divisor de base en el circuito original cuando la estabilidad en el valor de I_{CQ} al variar β_F es muy elevada, por ejemplo mejor que el 10%, es decir al considerar despreciable la caída de tensión sobre R_B. ¿Cómo será el valor de la corriente de polarización de base I_{BQ} frente a la del divisor si I_{BQ} R_B resulta un 10 % de V_{BB}?.

B-7. En un amplificador cuyo circuito es el de la fig. B-3a se conocen:

$V_{CC} = 15V$; $R_E = 1K\Omega$; $R_C = 3K\Omega$; $R_{B1} = 60K\Omega$; $R_{B2} = 10K\Omega$

$120 < \beta_F < 460$; $0,6V < V_{BE} < 0,8V$; $I_{CBO} \cong 0$

a) Hallar los puntos Q extremos y la variación porcentual de I_{CQ} respecto a $I_{CQ\ mín}$ si se toma en cuenta la dispersión de β_F con $V_{BE} = 0,7V$.

b) Idem a) con β_F = cte. = 300 y V_{BE} variable.

c) Idem a) si la tensión de la fuente de alimentación puede variar entre $12V < V_{CC} < 15V$.

d) Suponiendo $\beta_F = 300$, $V_{BE} = 0,7V$, $V_{CC} = 15V$ y sabiendo que las resistencias tienen una tolerancia del 5%, hallar los puntos extremos de trabajo y la variación porcentual de I_{CQ}, tomando en cuenta los efectos combinados de todas las resistencias en forma aditiva (peor caso).

e) Hallar los puntos extremos de trabajo y la variación porcentual de I_{CQ} respecto a $I_{CQ\ mín}$ si se tienen en cuenta variaciones de β_F, V_{BE}, V_{CC} y la tolerancia de las resistencias de polarización, simultáneamente. Extraer conclusiones, en base a los resultados de los ítems anteriores.

B-8. En un amplificador cuyo circuito es el de la fig. B-3a se conocen:

$V_{CC} = 12V$; $R_E = 1K\Omega$; $R_C = 2K$; $I_{CQ\ mín} = 2mA$; $I_{CQ\ máx} = 2,2mA$

$400 < \beta_F < 800$; $0,55V < V_{BE} < 0,7V$

a) Diseñar la red de polarización de base utilizando un criterio de peor caso:

para $I_{CQ\ mín} \rightarrow \beta_{F\ mín}$ y $V_{BE\ máx}$

para $I_{CQ\ máx} \rightarrow \beta_{F\ máx}$ y $V_{BE\ mín}$

b) Repetir el punto a) si se reemplazara el TBJ por un JFET canal N de:

$$6mA < |I_{DSS}| < 10mA \quad ; \quad 2V < |V_P| < 3V$$

Admitir como valor del resistor equivalente de gate R_G = 1 MΩ y que los parámetros mínimos y máximos (en valor absoluto) se corresponden, es decir :$|I_{DSS}|_{mín} \rightarrow |V_P|_{mín}$ y $|I_{DSS}|_{máx} \rightarrow |V_P|_{máx}$. Justificar que esta suposición resulta acorde con la construcción del dispositivo.

¿Es necesario el dato del valor de R_G?. ¿De que depende?. ¿Existe algún límite en el valor de los resistores del divisor de gate?. ¿Y si se utiliza un MOSFET?.

B-9. Se utiliza un transistor de silicio NPN con β_F = 200, en los siguientes circuitos:




Fig. B-9-a

DATOS

V_{CC} = 9 V
R_C = 3 kΩ
R_B = 830 kΩ




Fig. B-9-b

DATOS

V_{CC} = 9 V
R_E = 1 kΩ
R_{B_2} = 14 kΩ
R_C = 2 kΩ
R_{B_1} = 33 kΩ

a) Suponiendo que la temperatura pueda variar entre 25°C y 75°C, calcular los puntos de reposo correspondientes a esas temperaturas, para ambos circuitos, si se consideran sólo las variaciones de V_{BE}.

b) Calcular la variación relativa de I_{CQ}. Extraer conclusiones.

C. ESTUDIO DE AMPLIFICADORES A FRECUENCIAS MEDIAS

C-1. Para el circuito de la Fig. C-1, utilizando el modelo híbrido-π despreciando los efectos reactivos, y admitiendo como única simplificación en los restantes componentes, la de considerar $r_\mu >> \beta_o r_o$ para una señal del generador de excitación en vacío $v_s = \hat{V}_s sen(\omega.t)$:




Fig. C-1

a) ¿Qué significa considerar $r_\mu >> \beta_o r_o$?.

b) Justificar si existe o no dependencia de $R_{ib} = v_{be} / i_b$ con la resistencia de carga para la señal, $R_{ca} = R_C // R_L$ y hallar su expresión en función de los componentes del circuito y del modelo incremental del transistor.

c) Determinar la amplificación de tensión referida al terminal de entrada del transistor:

$$A_v = v_o / v_i = v_{ce} / v_{be}$$

Para los siguientes casos:

1. Despreciando r_o y r_x.
2. Despreciando sólo r_o.
3. Despreciando sólo r_x.
4. Considerando r_o y r_x.

Indicar su dependencia con R_{ca}. Analizar las siguientes condiciones:

I) R_{ca} tiene un valor determinado distinto de 0 e ∞.

II) $R_{ca} \rightarrow \infty$

III) $R_{ca} = 0$

¿Como podría construirse un circuito para medir A_v de modo de aproximarse con un error dado a la condición $R_{ca} \rightarrow \infty$, sin modificar el punto de polarización de continua?.

d) Poner la expresión de A_v hallada para los tres casos del punto anterior en función de la tensión de Early V_A. Simplificarla, reemplazando g_m por su expresión de cálculo.

e) Obtener por inspección la expresión de:

$$A_{vs} = v_o / v_s$$

Analizar su relación con A_v y las características del generador de excitación.

f) Justificar si existe o no dependencia de $R_{oc} = v_{cep} / i_{cp}$ (el subíndice "p" indica señal de prueba) vista desde el terminal de colector del transistor y común, con la resistencia total de base para la señal $R_{ba} = R_B // R_s$. Analizar su dependencia con el valor de I_{CQ} y la tensión de Early del transistor.

¿Qué valor tomaría si se desprecia r_o?. Justificar.

g) Determinar por inspección la expresión de la resistencia de salida vista desde los terminales de la resistencia de carga de señal R_L:

$$R_o = v_{cep} / i_{lp}$$

Discutir su relación con $R_{oc} = v_{cep} / i_{cp}$.

h) Justificar mediante las formas de onda de las corrientes y tensiones totales y alternas en función del tiempo, de acuerdo al principio de funcionamiento del transistor, el sentido del generador controlado y a partir de éste la relación de fase entre v_{ce} y v_{be}, construyendo diagramas en forma correlativa.

C-2. Para el circuito de la Fig. C-1, se reemplaza el transistor bipolar por un JFET canal N, con valores convenientes de resistores, fuentes de alimentación y signos de éstas últimas, como para que el dispositivo trabaje en la zona analógico-lineal.

a) Rehacer todos los puntos del problema anterior si el JFET se reemplaza por su modelo incremental despreciando los efectos reactivos, y admitiendo el considerar despreciable los efectos de r_{gd}. Se excita con un generador de señal en vacío $v_s = \hat{V}_s sen(\omega.t)$. Utilizar la nomenclatura correspondiente a este dispositivo.

C-3. Rehacer todos los puntos del problema anterior si el JFET se reemplaza por un MOSFET canal N inducido con valores convenientes de resistores, fuentes de alimentación y signos de éstas últimas, como para que el dispositivo trabaje en la zona analógico-lineal.

C-4. Rehacer todos los puntos de los problemas anteriores si se utilizan en los tres casos, transistores de tipo contrario: PNP en lugar del NPN y canal P en lugar de canal N para el JFET y el MOSFET.

C-5. Dado el siguiente amplificador con un único transistor TBJ tipo NPN, donde:

$v_s = \hat{V}_s sen(\omega.t)$; V_{CC} = 18V ; R_C = 3KΩ ; R_E = 1KΩ ; R_L = 2KΩ ;

R_{B1} = 5R_{B2} = 600KΩ ; Transistor BC548**B** ; V_{CEK} = 0,6V ; $I_{Cmín}$ = 0,2mA




Fig. C-2

C_{A1}, C_{A2} y C_E presentan reactancia despreciable a la frecuencia de interés.

a) Determinar los puntos extremos de reposo, indicando las tensiones de reposo de los tres electrodos del TBJ respecto a común: V_{EQ}, V_{BQ} y V_{CQ} considerando solo la dispersión en β_F. Repetir considerando solo la dispersión

en V_{BE}. Repetir considerando ambas dispersiones. Calcular en los tres casos los valores extremos de I_{BQ} e indicar el porcentaje con que la base carga al divisor de tensión.

b) Traza la recta de carga estática y las dinámicas correspondientes a los puntos extremos de reposo, en un diagrama I_C - V_{CE}. Explicar el trazado, hallando sus pendientes y abscisas y ordenadas al origen.

c) Determinar el máximo valor pico de $v_c = v_{ce}$ - $\hat{V}_{cemáx}$ - y el máximo valor eficaz - $V_c = V_{ce}$ sobre R_L, que puede alcanzar la tensión de salida – que en este caso coincide con la que se tiene entre colector y emisor, por encontrarse desacoplada totalmente la resistencia de polarización R_E - sin que haya recorte en ninguno de los dos semiciclos, suponiendo que se puede utilizar cualquier ejemplar de esta serie de transistores.

d) Calcular el valor pico y el eficaz máximo de v_{be} que corresponda al valor obtenido en c).

e) Determinar el valor pico máximo y el correspondiente valor eficaz de la tensión en vacío del generador de excitación.

f) Analizar las formas de onda de la tensión v_{ce} y v_o cuando se entra en corte y en saturación.

C-6. Se tiene un transistor bipolar NPN de silicio BC548**B**. Se lo utiliza en un circuito polarizado con realimentación por emisor y divisor de base como el de la Fig. C-2, en el que se conoce:

V_{CC} = 24V ; R_C = 4KΩ ; R_E = 1KΩ ; R_{B1} = 130KΩ ; R_{B2} = 24KΩ

R_L = 4KΩ (acoplado a través de un C_A) ; R_s = 1KΩ ; $v_s = \hat{V}_s sen(\omega.t)$

a) Determinar los puntos de reposo extremos teniendo en cuenta la dispersión de β_F, indicando las tensiones de los distintos terminales con-tra común. ¿Puede admitirse que se considere un único punto Q con una tolerancia no mayor al 10%?. Definir e indicar sobre el circuito previamente a su cálculo la tensión de Thévenin V_{BB} y la Resistencia de Thévenin R_B.

b) Suponiendo que R_E se desacopla para la señal alterna mediante un capacitor de reactancia despreciable a la frecuencia de funcionamiento, de-

terminar las expresiones por inspección y hallar los valores de A_v y A_{vs} a frecuencias medias. Justificar que componentes del modelo incremental del transistor se pueden despreciar dentro de las tolerancias que admitimos normalmente en cálculos manuales – 10% -.

c) Se divide el resistor de emisor en dos resistores en serie, cuya suma tenga el mismo valor. El resistor R_{E2} = 800Ω se coloca de modo que uno de sus bornes queda conectado a común y se lo desacopla para la señal alterna mediante un capacitor C_E de reactancia despreciable a la frecuencia de funcionamiento, dejando a R_{E1} = 200Ω sin desacoplar. Determinar las expresiones por inspección y hallar los nuevos valores de A_v y A_{vs} a frecuencias medias. Simplificar, en lo posible, la expresión de A_v y explicar cómo puede obtenerse por inspección la expresión:

$$A_v = v_o / v_i \approx -R_{ca} / R_{E1}$$

si se cumple la condición:

$$|v_o / v_{be}| = |-g_m.R_{ca}| >> |A_v|$$

¿Qué significa esta última condición desde el punto de vista de la realimentación negativa?.

Justificar que esta condición equivale a la relación $r_d << R_{E1}$.

d) Trazar la recta de carga estática en un plano I_C - V_{CE}.

e) Trazar la recta de carga dinámica sobre el gráfico anterior que corresponderían a las siguientes condiciones:

I) R_E (total) desacoplada y R_L desconectada

II) R_E (total) desacoplada y R_L conectada.

III) R_{E2} desacoplada y R_L conectada.

f) Determinar la máxima amplitud de tensión alterna entre colector y emisor -$\hat{V}_{ce_{máx}}$ - y entre colector y común - $\hat{V}_{c_{máx}}$ - que se puede obtener a la salida sin que haya recorte en ninguno de los dos semiciclos, para los 3 casos indicados en el punto e). Analizar los resultados.

g) Determinar los valores de $\hat{V}_{be_{máx}}$; de $\hat{V}_{b_{máx}}$ y de $\hat{V}_{s_{máx}}$ correspondientes a los 3 casos indicados, de modo que no haya recorte a la salida. Analizar los resultados.

C-7. Dado el circuito de la figura:

TBJ: BC558**B** ; $|V_{CEK}|$ = 0,7V ; $I_{C\,mín}$ = 0,2mA




Fig. C-4

a) Determinar el punto de reposo indicando las tensiones de los electrodos del transistor contra común. Definir e indicar sobre el circuito previamente a su cálculo, la tensión de Thévenin V_{BB}. Hacer los cálculos definiendo la tensión de Thévenin de dos maneras distintas:

   I) V_{BB} sobre la resistencia de 27 KΩ del divisor de base trabajando en vacío, tomando la referencia positiva en el extremo de esa resistencia conectado a $+V_{CC}$ respecto al conectado a la base y a la otra resistencia del divisor.

   II) V_{BBc} tomando la referencia positiva de esta tensión en la base respecto al punto común – sobre la resistencia de 150 KΩ en este caso -.

b) Hallar A_v y A_{vs}.

c) Determinar las impedancia de entrada y salida.

d) Hallar la máxima excursión $\hat{V}_{ce_{máx}}$ obtenible y el máximo valor de $\hat{V}_{s_{máx}}$ para que no haya recorte.

C-8. En el circuito de la Fig. C-2 se reemplaza al transistor bipolar por un JFET, canal N, cuyas características son:

I_{DSS} = 12mA ; V_P = - 4V ; λ = 0,01 1/V

Los restantes componentes del circuito se modifican del siguiente modo:

V_{DD} = 24 V ; R_D = 4 KΩ ; R_S = 1 KΩ ; R_{G1} = 24 MΩ ; R_{G2} = 1 MΩ

R_L = 4KΩ ; R_s = 50 KΩ ; $v_s = \hat{V}_s sen(\omega.t)$

a) Determinar el punto de reposo indicando las tensiones de los electrodos del transistor contra común. Definir e indicar sobre el circuito original, previamente a su cálculo, como se define la tensión de Thévenin V_{GG}.

b) Suponiendo que R_S se desacopla para la señal alterna mediante un capacitor de reactancia despreciable a la frecuencia de funcionamiento, determinar las expresiones por inspección y hallar los valores de A_v y A_{vs} a frecuencias medias.

c) Se divide el resistor de source en dos resistores en serie, cuya suma tenga el mismo valor. El resistor R_{S2} = 800Ω se coloca de modo que uno de sus bornes queda conectado a común y se lo desacopla para la señal alterna mediante un capacitor C_S de reactancia despreciable a la frecuencia de funcionamiento, dejando a R_{S1} = 200Ω sin desacoplar. Determinar las expresiones por inspección y hallar los nuevos valores de A_v y A_{vs} a frecuencias medias. Simplificar, en lo posible, la expresión de A_v ¿Resulta válido en general usar la misma expresión aproximada que en el TBJ?. ¿Por qué?:

d) Trazar la recta de carga estática en un plano I_D – V_{DS}.

e) Trazar la recta de carga dinámica sobre el gráfico anterior que corresponderían a las siguientes condiciones:

I) R_S (total) desacoplada y R_L desconectada

II) R_S (total) desacoplada y R_L conectada.

III) R_{S2} desacoplada y R_L conectada.

f) Trazar en el gráfico anterior el lugar geométrico de los puntos correspondientes a V_{DSE}.

g) Determinar la máxima amplitud de tensión alterna entre drenaje y fuente, $\hat{V}_{ds_{máx}}$, y entre drenaje y común, $\hat{V}_{d_{máx}}$, que se puede obtener a la salida sin que haya recorte en ninguno de los dos semiciclos, para los 3 casos indicados en el punto e). Analizar los resultados.

h) Determinar los valores de $\hat{V}_{gs_{máx}}$; $\hat{V}_{g_{máx}}$ y $\hat{V}_{s_{máx}}$ correspondiente a los 3 casos indicados, de modo que no haya recorte a la salida. Analizar los resultados.

C-9. En el circuito del problema anterior se reemplaza al JFET por un MOSFET, canal N inducido, cuyas características son:

$k = 0{,}75\ mA/V^2$; $V_T = +1\ V$; $\lambda = 0{,}01\ 1/V$

Los restantes componentes del circuito se modifican del siguiente modo:

$V_{DD} = 24\ V$; $R_D = 4\ K\Omega$; $R_S = 1\ K\Omega$; $R_{G1} = 9\ M\Omega$; $R_{G2} = 3\ M\Omega$

$R_L = 4K\Omega$; $R_s = 200\ K\Omega$; $v_s = \hat{V}_s sen(\omega.t)$

Repetir todos los ítem del problema anterior.

C-10. En el circuito del problema anterior se reemplaza al MOSFET de canal inducido por un MOSFET, canal N preformado, cuyas características son:

$k = 0{,}75\ mA/V^2$; $V_T = -1\ V$; $\lambda = 0{,}01\ 1/V$

Los restantes componentes del circuito se modifican del siguiente modo:

$V_{DD} = 24\ V$; $R_D = 4\ K\Omega$; $R_S = 1\ K\Omega$; $R_{G1} = 10\ M\Omega$; $R_{G2} = 2\ M\Omega$

$R_L = 4K\Omega$; $R_s = 200\ K\Omega$; $v_s = \hat{V}_s sen(\omega.t)$

Repetir todos los ítem del problema anterior.

C-11. Comparar y extraer conclusiones en cuanto a las similitudes y diferencias que se tiene en la utilización de los cuatro dispositivos correspondientes a los problemas **C-6**, **C-7**, **C-9** y **C-10**.

C-12. Un JFET, cuyos parámetros característicos son los siguientes:

$I_{DSS} = 6mA$; $V_P = -3V$; $\lambda = 0{,}01\ 1/V$

Se utiliza un circuito como el de la Fig. A-12. Se necesita polarizarlo de modo tal que tenga una transconductancia de 2,4mA/V en el punto de reposo. El circuito se alimenta mediante una fuente de tensión de 20V y se asigna una tensión de 6V a la polarización de drenaje (V_{DSQ}).

a) Determinar los valores necesarios de V_{GSQ} e I_{DQ}.

b) Determinar los valores de R_D y R_S ($R_G = 1M\Omega$).

c) Dibujar el modelo incremental simplificado del amplificador, suponiendo que se desprecian los efectos reactivos (frecuencias medias).

d) Determinar el valor de la amplificación de tensión $A_v = v_{ds} / v_{gs}$ y el de la $A_{vs} = v_{ds} / v_s$.

e) Definir y hallar las impedancias de entrada y de salida para el amplificador.

f) Justificar mediante las formas de onda de corriente y tensiones totales y alternas, la relación de fase entre v_{ds} y v_{gs}. Justificar el sentido del generador controlado en el modelo circuital del JFET.

C-13. En el amplificador de la Fig. C-6, se conoce:

$$I_{DSS} = 8{,}3\text{mA} \; ; \; V_P = -3{,}2\text{V} \; ; \; \lambda = 0{,}01 \; 1/\text{V}$$

a) Hallar el punto de polarización (I_{DQ} ; V_{DSQ}).

b) Dibujar las rectas de carga estática y dinámica en el plano I_D ; V_{DS}.




Fig. C-6

c) Dibujar el modelo para pequeña señal del amplificador y hallar A_v; A_{vs}; R_i y R_o.

d) Hallar la máxima señal de alterna que se puede aplicar en gate - $\hat{V}_{g_{máx}}$ sin producir recorte a la salida.

C-14. En el circuito de la Fig. C-7 se conoce:




Fig. C-7

a) Determinar la ubicación del punto de reposo.

b) Calcular la amplificación de tensión.

c) Si se reemplaza el JFET por un NMOSFET de canal preformado con V_T = - 4V y k´ = 1mA/V, ¿cuál deberá ser el valor de la relación W/L para obtener iguales valores de reposo que el JFET?. ¿Se alcanzará también iguales valores en los parámetros de señal?.

d) Recalcular los puntos a) y b) si se reemplaza el JFET por un NMOSFET de canal inducido con V_T = +2V, k´ = 1mA/V, W/L = 1.

C-15. Se necesita construir un circuito amplificador para bajas frecuencias utilizando un transistor bipolar 2N2222.

Se requiere $A_{v\ mín}$ = -72 y los restantes datos son:

$$V_{CC} = 12V\ ;\ R_L = 3K\Omega\ ;\ R_o = R_L$$

Se admite que, por funcionar a muy bajo nivel, puede suponerse que se trabajará a una temperatura aproximadamente igual a la ambiente, la que se supondrá constante.

a) Si las variaciones admitidas de A_v deben ser menores que el 10%, proyectar el circuito de polarización adecuado de costo mínimo para un equipo a fabricarse en serie utilizando transistores de este código. ¿Qué se entiende por “costo mínimo”?. Indicar previamente si es necesario estabilizar el punto de reposo comparando la variación relativa de I_{CQ} con la de β_F.

Si debe utilizarse realimentación por emisor, adoptar un valor de R_E adecuado (en la mayoría de los casos se adopta entre 0,2 y 0.8 de R_C), y desacoplarla para señal.

b) Idem a) para una variación porcentual de A_v menor o igual al 20%.

c) Idem a) para $100.\Delta A_v / A_{v\,mín} \leq 60\%$

d) Idem a) para $100.\Delta A_v / A_{v\,mín} \leq 100\%$

e) Indicar cómo se resuelven normalmente los distintos casos anteriores si no se exige costo mínimo.

C-16. El mismo transistor del problema anterior se utiliza para construir una etapa que puede entregar a su salida una tensión eficaz de alterna máxima $V_{ce\,máx}$ de 2,3V, sin que haya recorte en ninguno de los dos semiciclos.

Se admitirá V_{CEK} = 0,5V e $I_{C\,mín}$ = 0,1mA

Se supondrá V_{BE} = 0,7V = cte. y los datos:

$$V_{CC} = 12V \; ; \; R_L = 2K\Omega \; ; \; R_o = R_L$$

Si es necesario utilizar R_E, se la desacoplará para la señal.

a) Decidir el circuito más conveniente a utilizar de costo mínimo y determinar el o los resistores de polarización.

b) Idem a) para $V_{ce\,máx}$ de 2V

c) Idem a) para $V_{ce\,máx}$ de 1,2V.

C-17. Se dispone de un JFET cuyos parámetros (indicados por el fabricante), son:

$$2mA < I_{DSS} < 8mA \; ; \; -4 < V_P < -2V \; ; \; \lambda = 0{,}01\ 1/V$$

Se desea construir un amplificador con:

$$V_{DD} = 24V \; ; \; R_D = R_o = 8K\Omega$$

donde la mínima amplificación de tensión del dispositivo en valor absoluto sea de 4 y se tenga inversión de fase entre entrada y salida. Se desea que, utilizando cualquier transistor de la serie, la amplificación de tensión no supere el valor mínimo en más del 20%. Si se utiliza resistencia de fuente R_S, deberá desacoplarse para la señal.

a) Determinar los valores extremos de I_{DQ} (tener en cuenta que normalmente, los ejemplares que tienen menor I_{DSS} en valor absoluto, también lo tienen en el valor absoluto de V_P. Justificar).

b) Bosquejar las características estáticas de transferencia $I_D=f(V_{GS};\ V_{DS}^*)$ que corresponden a las condiciones extremas indicadas. (Tener en cuenta que se trata de parábolas cuadráticas de fácil construcción).

c) Determinar el valor de R_S y de V_{GG} (si es necesaria) para polarizar este dispositivo, sabiendo que se utilizará cualquier transistor de la serie. Utilizar el método gráfico y el analítico.

d) Calcular R_{G1} y R_{G2}, si se exige que la resistencia de entrada del circuito sea mayor o igual que 1MΩ.

C-18. En el circuito de la Fig. C-2 con los valores de componentes pasivos y las características del dispositivo de los problemas **C-6; C-7; C-9** y **C-10,** se desdobla la fuente de alimentación V_{CC}/V_{DD} de 24 V en dos de 12 V con el punto medio conectado a común, es decir dos fuentes de $+V_{CC}/+V_{DD}$ y $-V_{CC}/-V_{DD}$, ambas de 12 V, dando lugar a lo que se denomina "fuente partida" de ± 12 V.

a) Dibujar para cada uno de los cuatro de transistores, el circuito de polarización correspondiente, indicando en él el valor de todos los componentes y los sentidos de referencia de todas las corrientes continuas y de todas las tensiones continuas entre dos electrodos y entre cada electrodo y común.

b) Dibujar el circuito y obtener las expresiones y valores para cada uno de los cuatro casos. Obtener los tres circuitos equivalentes de Thévenin posibles del divisor de base/gate, definiendo V_{BB}/V_{GG} como:

   I. La tensión del divisor en vacío, tomada sobre el resistor R_{B1}/R_{G1} del divisor de base/gate – V_{BB1}/V_{GG1} –, considerando como referencia positiva de esta tensión al terminal de la fuente de alimentación positiva ($+V_{CC}/+V_{DD}$) referida al punto de base/gate.

   II. Sobre el resistor R_{B2}/R_{G2} - V_{BB2}/V_{GG2} – desde el terminal de base/gate referida al terminal de la fuente negativa $-V_{CC}/-V_{DD}$.

   III. Desde el terminal de base/gate referida a común - $V_{BB\,c}/V_{GG\,c}$ -.

c) Obtener los respectivos puntos de reposo Q, determinados por (I_{CQ}/I_{DQ}; V_{CEQ}/V_{DSQ}), las tensiones de los tres electrodos contra común V_{BQ}/V_{GQ}; V_{CQ}/V_{DQ}; V_{EQ}/V_{SQ} y las tensiones entre los electrodos V_{BEQ}/V_{GSQ}. Analizar

desde el punto de vista de la realización de los cálculos de la manera más simple y segura, si hay diferencias entre las formas de definir la tensión en vacío del divisor de base/gate.

C-19. Para los circuitos del problema anterior, con fuente de alimentación partida, construir todas las otras formas posibles que puede adoptar el divisor de base/gate (para mantener el funcionamiento del transistor en la zona analógico-lineal) de cada uno de los cuatro circuitos analizados, tomando una de las resistencias del divisor entre una de las fuentes de alimentación y común.

a) Definiendo la tensión equivalente de Thévenin del divisor de base/gate de las tres formas indicadas en el problema anterior – terminal de la fuente positiva respecto de base/gate (V_{BB1}/V_{GG1}); base/gate respecto del terminal de la fuente negativa (V_{BB2}/V_{GG2}) y base/gate respecto a común ($V_{BB\ c}/V_{GG\ c}$), hallar los valores de los dos resistores del divisor para cada caso posible, suponiendo que se mantiene el mismo punto de trabajo y el mismo valor de la resistencia de Thévenin R_B/R_G.
b) Analizar desde el punto de vista de la realización de los cálculos de la manera más simple y segura, si hay diferencias entre las formas de definir la tensión en vacío del divisor de base/gate.

C-20. Repetir los problemas **C-6; C-7; C-9; C-10, C-18 y C-19** si se reemplaza al transistor utilizado por otro de idénticos valores absolutos de sus características pero de distinto tipo, de modo que se utilicen un TBJ tipo PNP y JFET y MOSFET de canal P.

a) Colocar el signo que corresponde a los parámetros característicos de continua de los transistores, asumiendo sentidos de referencia convencionales – corrientes entrantes por los tres electrodos del transistor y tensiones entre electrodos referidas al emisor/fuente (source).
b) Redibujar los cuatro circuitos con una única fuente de alimentación positiva respecto al común (V_{CC} = +18 V, para el TBJ y V_{DD} = +24 V para los FET) y los cuatro circuitos con una única fuente de polarización negativa respecto a común, (V_{CC} = -18 V, para el TBJ y V_{DD} = - 24 V para los FET). Colo-

car sobre los circuitos los valores de los componentes y los sentidos de referencia convencionales de corrientes, tensiones entre electrodos del transistor y de cada electrodo respecto a común, manteniendo en todos los casos los valores de R_C/R_D, R_E/R_S y de las resistencias de los divisores de tensión de base/gate..

c) Redibujar nuevamente los cuatro circuitos utilizando fuente partida V_{CC} = ± 9 V para el TBJ y VDD = ± 12 V para los FET. Colocar sobre los circuitos los valores de los componentes y los sentidos de referencia convencionales de corrientes, tensiones entre electrodos del transistor y de cada electrodo respecto a común, manteniendo en todos los casos los valores de R_C/R_D, R_E/R_S y de las resistencias de los divisores de tensión de base/gate.

d) Analizar las semejanzas y diferencias entre todos los circuitos.

C-21. Se necesita un amplificador de tensión, donde se utiliza un transistor de germanio del tipo PNP cuyos parámetros a 25°C son los indicados.

La variación de I_{CBO} con la temperatura sigue la ley:

$$I_{CBO}(T) = I_{CBO}(25\,°C)\,2^{(T-25°C)/10°C}$$

y la temperatura ambiente de funcionamiento del equipo se halla comprendida entre 25°C y 65°C. Se utilizará el circuito de polarización de la fig. C-11.




Fig. C-11

DATOS

V_{CC} = 3 V
R_C = 2 kΩ
R_L = 2 kΩ
β_F = 40
V_{BE} = 200 mV
I_{CBO} = 10 μA
V_{CEK} = 0,3 V

Se requiere poder obtener una tensión máxima de salida sin recorte de valor eficaz 0,2V.

a) Asignando un valor de R_E = 0,35.R_C, hallar los valores de R_E, R_{B1} y R_{B2}, de modo que el punto de reposo pueda desplazarse sobre las caracterís-


ticas de colector el mayor rango posible, cuando la temperatura varía entre los límites previstos, sin que se entre en la zona de corte ni en la de saturación, teniendo en cuenta la amplitud de la señal alterna que se desea tener. Se admitirá que los efectos de las variaciones de β_F y V_{BE} al variar la temperatura, son despreciables frente a las de I_{CBO}.

b) Calcular la variación porcentual de I_{CQ}.

c) Recalcular el circuito, admitiendo que I_{CBO} es constante y que $40<\beta_F<100$. Extraer conclusiones.

d) Indicar en qué casos se continúa utilizando actualmente transistores de germanio a pesar de sus desventajas desde el punto de vista de la inestabilidad térmica.

C-22. Para el circuito de la fig. C-12, utilizando el modelo híbrido-π adaptado a la configuración de base común, despreciando los efectos reactivos, y admitiendo como única simplificación en los restantes componentes, la de considerar $r_\mu >> \beta_o$ r_o para una señal del generador de excitación en vacío $v_s = \hat{V}_s sen(\omega.t)$:



C-12

a) Hallar la expresión (de ser posible, por inspección) de la resistencia de entrada vista desde el terminal del emisor del transistor:

$$R_{ie} = v_{eb} / i_e$$

Analizar las siguientes condiciones:

I) $R_L = 0$

II) $R_L \to \infty$

III) R_L tiene un valor determinado

Graficar $R_{ie} = f(R_L)$

b) Idem a) pero vista desde el terminal del generador de señal:

$$R_i = v_{eb} / i_s$$

c) Determinar la amplificación de tensión referida al terminal de entrada del transistor (si es posible por inspección):

$$A_v = v_o / v_i = v_{cb} / v_{eb}$$

Para los siguientes casos:

1. Despreciando r_o y r_x.
2. Despreciando sólo r_o.
3. Despreciando sólo r_x.
4. Considerando r_o y r_x.

Graficar $A_v = f(R_L)$ para los cuatro casos considerados.

d) Idem c) referida a bornes del generador de señal en vacío:

$$A_{vs} = v_o / v_s = v_{cb} / v_s$$

e) Determinar la expresión de la resistencia de salida vista desde el terminal de colector (despreciando r_x y de ser posible por inspección):

$R_{oc} = v_{cbp} / i_{cp}$ (el subíndice "p" indica señal de prueba)

Analizar las siguientes condiciones:

I) $R_s = 0$ (se excita con un generador de tensión ideal).

II) $R_s \to \infty$ (se excita con un generador de corriente ideal).

III) R_s tiene un valor determinado

Graficar $R_{oc} = f(R_s)$

f) Idem e) vista desde el borne de la resistencia de carga R_L:

$$R_o = v_{cbp} / i_{lp}$$

g) Hallar las expresiones de las amplificaciones de corriente:

$$A_i = i_c / i_e \;;\; A_{il} = i_l / i_e \;;\; A_{is} = i_c / i_s \;;\; A_{ils} = i_l / i_s$$

h) Justificar mediante las formas de onda de las corrientes y tensiones totales y alternas en función del tiempo, de acuerdo al principio de funcionamiento del transistor, el sentido del generador controlado, y a partir de éste la relación de fase entre v_{cb} y v_{eb}, construyendo diagramas en forma correlativa.

C-23. Para el circuito de la Fig. C-12, se reemplaza el transistor bipolar por un JFET de canal N, con valores de resistores y fuentes de alimentación y signos de éstas últimas convenientes, como para que el dispositivo trabaje en la zona analógico-lineal.

a) Rehacer todos los puntos del problema anterior si el JFET se reemplaza por su modelo incremental despreciando los efectos reactivos, y admitiendo el considerar despreciable los efectos de r_{gd}. Se excita con un generador de señal en vacío $v_s = \hat{V}_s sen(\omega.t)$. Utilizar la nomenclatura correspondiente a este dispositivo.

C-24. Rehacer todos los puntos del problema anterior si el JFET se reemplaza por un MOSFET de canal N inducido con valores de resistores y fuentes de alimentación y signos de éstas últimas convenientes, como para que el dispositivo trabaje en la zona analógico-lineal.

C-25. Rehacer todos los puntos de los problemas anteriores si se utilizan en los tres casos, transistores de tipo contrario: PNP en lugar del NPN y canal P en lugar de canal N para el JFET y el MOSFET.

C-26. Un transistor bipolar NPN BC548**B,** se utiliza en un circuito como el de la Fig. C-13.

a) Dibujar el circuito de continua e indicar sobre él todos los sentidos de referencia de corriente y tensiones entre cada dos terminales y entre cada terminal y común. Determinar el punto de reposo y las tensiones de los distintos terminales contra común.




Fig. C-13

b) Trazar las rectas de carga estática y dinámica correspondiente al punto de reposo, en un diagrama I_C - V_{CE}. ¿Por qué malla debe circularse Explicar su trazado.

c) Determinar el máximo valor $\hat{V}_{cb}$ que puede alcanzarse sobre la resistencia de carga sin recorte.

d) Hallar las amplificaciones A_v ; A_{vs} ; A_i ; A_{iL} ; A_{is} y A_{iLs}.

e) Hallar la impedancia de entrada vista desde el generador de señal y de salida, vista desde la carga R_L.

C-27. Dado el circuito de la figura:




Fig.C-14

a) Dibujar el modelo circuital para pequeña señal utilizando el circuito equivalente híbrido-π del TBJ.

b) Determinar el punto de reposo.

c) Calcular A_v y A_{vs}.

d) Calcular la amplificación de corriente (A_i).

e) Hallar la resistencia de entrada vista desde el terminal de emisor, R_{ie}.

f) Calcular la resistencia de entrada vista desde la fuente de señal, R_i.

g) Hallar la resistencia de salida vista desde los bornes de colector, R_{oc} y la vista desde la carga de alterna, R_o.

h) Calcular la amplitud máxima de señal de salida que puede obtenerse sin que haya recorte en ninguno de los 2 semiciclos.

C-28. En el amplificador de la figura en la configuración de compuerta común, se conocen:

$$I_{DSS} = -3{,}2mA \; ; \; V_P = 3{,}5V \; ; \; r_{ds} = 100K\Omega$$




Fig.C-15

a) Hallar el punto de reposo y las tensiones de los terminales del dispositivo contra común.

b) Dibujar el modelo equivalente para pequeña señal del circuito despreciando los efectos reactivos del dispositivo y r_{gs} y r_{gd}.

c) Hallar la expresión de la amplificación de tensión referida al terminal de entrada A_v y referida al generador de señal A_{vs}.

d) Hallar la expresión de la impedancia de entrada del circuito vista del terminal de entrada y vista por el generador (R_{iS} ; R_i).

e) Hallar la expresión de la impedancia de salida vista del terminal de drain y desde el terminal de salida (R_{od} ; R_o).

f) Justificar mediante las formas de onda de corriente y tensiones totales y alternas, la relación de fase entre v_{dg} y v_{sg}. Justificar el sentido del generador controlado en el modelo incremental.

g) Calcular A_v ; A_{vs} ; R_o ; R_i.

C-29. Para el circuito de la Fig. C-16, utilizando el modelo híbrido-π despreciando los efectos reactivos, y admitiendo como única simplificación en los restantes componentes, la de considerar $r_\mu >> \beta_o r_o$ para una señal del generador de excitación en vacío $v_s = \hat{V}_s sen(\omega.t)$:




Fig. C-16

a) Hallar por inspección, justificando el procedimiento, la expresión de la resistencia de entrada vista desde el terminal de entrada del transistor:

$$R_{ib} = v_b / i_b$$

b) Idem a) pero vista desde el terminal del generador de señal:

$$R_i = v_b / i_s$$

c) Determinar por inspección, justificando el procedimiento, la expresión de la amplificación de tensión referida al terminal de entrada del transistor:

$$A_v = v_e / v_b = v_o / v_i$$

Para los siguientes casos:

1. Despreciando r_o y r_x.
2. Despreciando sólo r_o.
3. Despreciando sólo r_x.
4. Considerando r_o y r_x.

Indicar si hay diferencia de fase entre las tensiones v_i y v_o. Simplificar la expresión y explicar el resultado conceptualmente. Indicar por qué esta configuración corresponde a colector común y por qué se acostumbra a

denominar al circuito que trabaja en esta configuración *seguidor por emisor*.

d) Idem c) referida a bornes del generador de señal:

$$A_{vs} = v_o / v_s$$

e) Determinar por inspección, justificando el procedimiento, la expresión de la resistencia de salida vista desde el terminal de emisor:

$R_{oe} = v_{ep} / i_{ep}$ (el subíndice "p" indica señal de prueba)

Analizar las siguientes condiciones:

I) R_s tiene un valor determinado.

II) $R_s \to \infty$ (se excita con una fuente ideal de corriente).

III) $R_s = 0$ (se excita con una fuente ideal de tensión).

f) Idem e) vista desde los bornes de la resistencia de carga R_L:

$$R_o = v_{ep} / i_{Ip}$$

C-30. Rehacer todos los puntos del problema anterior si se utiliza sucesivamente un JFET canal N y un MOSFET canal N inducido, polarizándolos de tal modo que funcionen en modo analógico-lineal.

C-31. Rehacer todos los puntos del problema anterior si se utiliza sucesivamente, transistores de tipo contrario: PNP en lugar del NPN y canal P en lugar de canal N para el JFET y el MOSFET, polarizándolos de tal modo que funcionen en modo analógico-lineal.

C-32. Un transistor BC548**B** se utiliza en un circuito como el de la figura:




Fig. C-17

a) Determinar el punto de reposo y las tensiones de los distintos terminales contra común.

b) Trazar las rectas de carga estática y dinámica correspondiente al punto de reposo en un diagrama I_C - V_{CE}. Explicar su trazado.

c) Calcular la resistencia de entrada vista desde el terminal de base R_{ib}.

d) Hallar la resistencia de entrada vista desde los bornes de la fuente de R_i.

e) Calcular la resistencia de salida vista desde el emisor R_{oe}.

f) Hallar R_o.

g) Calcular la amplificación de tensión A_v y la A_{vs}.

h) En todos los casos, analizar la influencia del divisor de base sobre la señal alterna.

i) Calcular el valor de $\hat{V}_{o\,máx}$ que puede obtenerse sin que haya recorte.

C-33. Se utiliza el siguiente JFET en el circuito de la figura:




Fig. C-18

a) Calcular R_S para que I_{DQ} sea de 2 mA.

b) Calcular V_{DSQ}.

c) Determinar la resistencia de entrada al dispositivo R_{ig}.

d) Determinar la resistencia de entrada al circuito R_i.

e) Determinar la resistencia de salida del dispositivo R_{os} vista desde el terminal de fuente, si R_s (resistencia interna del generador de señal) es de 200KΩ.

f) Determinar la resistencia de salida del circuito R_o.

g) Calcular la amplificación de tensión del circuito A_v.

h) Calcular la amplificación de tensión $A_{vs} = v_o / v_s$.

e) Analizar cualitativamente cómo se modificarán las tensiones de los terminales del transistor contra común si se reemplaza el JFET por un MOSFET de canal N preformado. ¿Y si fuera de canal N inducido?.

C-34. La resistencia de entrada vista por el generador de excitación en un circuito del tipo seguidor por emisor disminuye notablemente por causa de los resistores de polarización de base, ya sea que se utilice un divisor resistivo Fig. C-17 o un resistor conectado directamente a la fuente de alimentación Fig.
C-16. Los efectos del circuito de polarización de base sobre la resistencia de entrada pueden minimizarse mediante el uso de un circuito que se denomina en inglés, BOOTSTRAP, en que se muestra en la fig. C-19.
Se conocen los parámetros característicos del transistor a utilizar, la tensión de la fuente de alimentación, los resistores de polarización, la capacitancia C_B y la resis-

tencia interna del generador de señal. Se supone que los efectos reactivos son despreciables.




Fig. C-19

a) Determinar el punto de reposo.

b) Explicar conceptualmente la ventaja de este circuito en cuanto a la obtención de una elevada resistencia de entrada.

c) Utilizando el modelo híbrido π simplificado para frecuencias medias, determinar la expresión de la resistencia de entrada vista desde los bornes 1-1´ (R_i). Estudiar la expresión obtenida y simplificarla, en lo posible. Indicar cómo se la puede obtener por inspección.

d) Se utiliza en TBJ BC548 en el circuito anterior, en el que se dan como datos:

V_{CC} = 24V ; R_L = 2KΩ ; R_E = 2KΩ ; R_{B1} = 300KΩ ; R_{B2} = 50KΩ ; R_{B3} = 150KΩ

Utilizando los valores típicos que da el manual y las expresiones calculadas en los puntos anteriores, calcular:

d_1) Las coordenadas del punto de reposo.

d_2) La resistencia de entrada (R_i).


C-35. La figura muestra un JFET utilizado en un circuito seguidor de fuente.
Se desea ubicar el punto de reposo en (I_{DQ} ;V_{DSQ}) = (2mA ;2|V_P|).

a) Determinar R_{S1} y R_{S2}.

b) Calcular g_m.

c) Dibujar el modelo incremental para señales débiles, prescindiendo de los efectos reactivos (frecuencias medias). Calcular la amplificación de tensión A_v.

d) Calcular la impedancia de entrada R_i.




DATOS

I_{DSS} = 5 mA
V_p = -3 V
V_{DD} = 30 V
R_G = 10 MΩ

Fig. C-20

C-36. En el siguiente circuito:



DATOS JFET

I_{DSS} = 8 mA
V_p = -4 V
r_{gs} = 20 MΩ
r_{ds} = 100 MΩ
r_{dg} = 200 MΩ

Fig. C-21

a) Determinar el punto de reposo.

b) Determinar A_v ; R_i y A_{vs}. Indicar el motivo por el cual se puede adoptar este sistema de polarización y cómo actúa.

c) Determinar R_{os} ; R_o.

d) Trazar las rectas de carga estática y dinámica sobre un plano $I_D - V_{DS}$.

DATOS:

$V_{SS} = V_{DD}$ = 30V ; $R_{G1} = R_{G2}$ = 1MΩ ; R_S = 15KΩ ; R_L = 10KΩ

R_s = 2MΩ (resistencia interna de la fuente de señal)

C-37. Se tiene la etapa amplificadora de la figura, donde se conocen:

V_{CC} = 24V ; R_C = 4KΩ ; R_E = 4KΩ ; R_{B1} = 120KΩ ; R_{B2} = 60KΩ ; R_s = 50KΩ

TBJ: BC548B.

a) Determinar el punto Q.

b) Determinar $A_{v1} = v_c / v_b$ y $A_{v2} = v_e / v_b$.

c) Determinar R_{o1} y R_{o2}.

Indicar qué utilidad tiene este circuito y qué problema presenta.




Fig. C-22

C-38. Para el circuito de la Fig. C-23, excitado simultáneamente mediante dos fuentes de señal se pide (admitiendo funcionamiento lineal para la señal):

a) Tensión eficaz de salida sobre R_L, suponiendo nulas las resistencias internas de las fuentes de señal.

b) Idem a) si las resistencias internas de las dos fuentes de señal son iguales y valen $R_{s1} = R_{s2} = 2K\Omega$; justificar los resultados determinado las expresiones correspondientes.

c) Idem b) si las resistencias internas de las dos fuentes de señal son distintas y valen $R_{s1} = 1\ K\Omega$ y $R_{s2} = 2K\Omega$.




Fig.C-23

DATOS

$V_{CC} = 24\ V$ $R_E = 2\ k\Omega$

$R_C = 5\ k\Omega$ $R_{B_1} = 180\ k\Omega$

$R_L = 5\ k\Omega$ $R_{B_2} = 47\ k\Omega$

TBJ de Si

$\beta_F \simeq \beta_0 = 250$

$v_{\delta 1}$ y $v_{\delta 2}$ están en fase

1) $V_{\delta 1} = V_{\delta 2} = 10\ mV$

2) $V_{\delta 1} = 10\ mV$ $V_{\delta 2} = 11\ mV$

(valor eficaz)

C-39.

a) Realizar una tabla resumen con las características de las tres configuraciones en las cuales puede trabajar un transistor como amplificador. Confeccionarla para TBJ, JFET y MOSFET. Indicar los siguientes parámetros de pequeña señal a frecuencias medias: A_i ; R_i ; R_o ; A_v y G_p y el rango de valores que típicamente presentan.

b) Para el transistor BC548**B** polarizado con la red de polarización de la Fig. C-24, indicar donde se debe conectar el generador de señal y donde tomar la señal de salida, para que esté trabajando en EC, BC o CC. Indicar en cada caso cuanto valen A_i ; R_i ; R_o ; A_v.

c) Idem b) si se reemplaza el BC548**B** por un MOSFET BS170.




Fig. C-24

C-40. En los dos circuitos de la Fig. C-25, teniendo como datos:

$\beta_{mín} = 100$; $\beta_{máx} = 400$; $V_{BE} \cong 0{,}7V$; $\beta_F \cong \beta_o$

a) Hallar los puntos extremos de reposo considerando las variaciones de β_F.

b) Hallar la corriente que circularía por R_L si ésta se acoplara en continua.

c) Hallar cuál de los dos circuitos es más estable y por qué.

d) Hallar las expresiones por inspección y los valores de R_i ; R_o ; A_v y A_{vs}.

e) Hallar nuevamente las características de d) si se elimina el capacitor C_B (no se desacopla la base) ($r_{dinámica\ Zener} \cong 20\Omega$).




Fig. C-25

C-41. Para el circuito de la Fig. C-26:

a) Determinar las ubicaciones extremas del punto de reposo.

b) Determinar el valor de R_{ib} ; R_i ; R_{oc} ; R_o ; A_v ; A_{vs}.




Fig. C-26

c) Trazar las rectas de carga estática y dinámica indicando el máximo valor de $\hat{V}_{cmáx}$ obtenible sin recorte.

C-42. En el siguiente circuito:




Fig.C-27

a) Determinar el punto Q que permite máxima excursión simétrica. Indicar el valor de $\hat{V}_{ceM}$ y $\hat{V}_{cM}$ obtenibles.

b) Hallar, por simple inspección, el valor de $A_v = v_c / v_b$.

c) Por simple inspección, determinar la resistencia de entrada R_i.

d) Calcular $A_{vs} = v_c / v_s$.

C-43. Se necesita una etapa amplificador donde:

$R_{i\ mín} = 50K\Omega$; $(\Delta R_i / R_{i\ mín}).100 < 15\%$; $A_v = -10$; $R_L \rightarrow \infty$

Se posee una fuente de alimentación de 9V y la tensión eficaz de señal de entrada no superará los 20mV. Diseñar la etapa.

C-44. Se requiere una etapa amplificadora con los siguientes requisitos:

$R_{i\ mín} = 200K\Omega$; $A_v = -10$; $R_L = 20\ K\Omega$; $\hat{V}_{ceM}$ la máxima posible.

Se dispone de $V_{CC} = 9V$. Diseñar la etapa. Indicar el valor de $\hat{V}_{be\,M}$.

C-45. Se desea construir una etapa amplificadora para la cual se requiere una resistencia de entrada $R_i = 25\Omega \pm 5\%$ y una amplificación de tensión entre terminales cuyo valor absoluto sea aproximadamente de 100. Se utiliza un TBJ BC548**B**. La resistencia de carga de alterna se acopla a través de un capacitor de reactancia despreciable y vale $R_L = 10K\Omega$. Se alimenta con $V_{CC} = 18V$.

a) Calcular los valores de las componentes del circuito de polarización justificando el procedimiento.

b) Indicar la máxima tensión de salida sin recorte que puede obtenerse sobre R_L.

C-46. Dado el circuito de la Fig. C-31, se pide:




Fig. C-31

DATOS

V_{CC} = 20 V
V_{EE} = 20 V
R_L = 10 kΩ
R_C = 4 kΩ
R_E = 10 kΩ
R_B = 50 kΩ
R_A = 2 kΩ
Tr BC548B

a) Determinar la ubicación del punto Q indicando las tensiones de los tres electrodos contra común.

b) Dibujar el circuito de señal sin reemplazar el transistor por su modelo. Determinar las expresiones de R_{ib} ; R_i ; R_{oc} ; R_o ; A_v y A_{vs}, y calcularlas. Indicar como se las puede obtener por simple inspección.


c) Trazar las rectas de carga estática y dinámica en el plano I_C - V_{CE}. Determinar el valor de $\hat{V}_{o\,máx}$ obtenible sin recorte en ninguno de los dos semiciclos.

NOTA: Tener en cuenta que siempre los cálculos deben ser efectuados con una tolerancia de alrededor de un 10%. Simplificarlos de acuerdo con ello.

C-47. En el circuito de la Fig. C-32:

a) Determinar el punto de reposo indicando las tensiones de los electrodos contra común.

b) Determinar R_{ib} ; R_i ; A_v ; A_{vs}.



c) Determinar la resistencia de salida vista desde colector R_{oc} y la vista de los extremos de R_L, R_o, admitiendo que la resistencia interna de la fuente de señal es mucho menor que R_i de modo que pueda considerarse como ideal a la fuente de señal.

d) Trazar las rectas de carga estática y dinámica y determinar la máxima amplitud de salida sin recorte adoptando valores convenientes para V_{CEK} e $I_{C\,mín}$.

e) Calcular la potencia de entrada de continua al transistor, la potencia de alterna entregada para máxima señal y la disipada en este caso. Calcular el rendimiento de colector η_C y la ganancia de potencia G_p.

f) Determinar la temperatura de trabajo para trabajo sin señal y a máxima señal, si la temperatura ambiente es de 30°C y θ_{ja} =160°C/W. Explicar que representa θ_{ja}.


C-48. Para el circuito de la Fig. C-33, se pide:

a) Determinar el punto de reposo y las tensiones de los terminales contra común.

b) Determinar la amplificación de tensión entre terminales (A_v) y referida a la tensión de vacío del generador (A_{vs}).

c) Determinar la resistencia de entrada vista desde el terminal de compuerta (R_{ig}) y la resistencia de entrada al circuito (R_i).

d) Determinar la resistencia de salida vista desde el terminal de drenaje (R_{od}) y desde los extremos de R_L (R_o).



$V_{SS} = V_{DD} = 18$ V

$R_{G_2} = 5$ M $R_{G_1} = 10$ M

$R_{S_1} = 4{,}7$K $R_{S_2} = 300\,\Omega$

$R_D = 10$K $R_L = 10$ K

$I_{DSS} = -15$ mA $V_P = 3$V

$R_A = 100$ K

Fig C-33

C-49. En el siguiente circuito de la Fig. C-34:

a) Calcular el punto de reposo indicando las tensiones de los tres electrodos contra común.

b) Trazar la RCE y ubicar el punto de reposo sobre ella.





Fig. C-34

c) Determinar la corriente de polarización de base.

d) Determinar la corriente de reposo que se deriva por R_L.

C-50. En el siguiente circuito de la Fig. C-35:

a) Definir RCE, determinar su ecuación y trazarla. Obtener los valores de su pendiente, ordenada y abscisa al origen.



V_{CC} = 24 V
$R_C = R_L$ = 10 kΩ
R_E = 1 kΩ
R_Δ = 1 kΩ

Tr : BC548B

Fig. C-35

b) Definir RCD, determinar su ecuación y trazarla explicando el procedimiento.

c) Determinar el punto Q que permita obtener M.E.S., e indicar la máxima amplitud de señal obtenible sobre R_L adoptando valores convenientes de V_{CEK} e $I_{C\ mín}$.

d) Determinar la red de polarización de base si se admite:

$$\Delta I_{CQ} / I_{CQ\ MES} = \pm 5\%$$

e) Obtener las expresiones de R_{ib} ; R_i ; R_{oc} ; R_o ; A_v ; A_{vs} y calcularlas.

C-51. En el circuito de la Fig. C-36:

a) Se requiere obtener sobre R_L una máxima amplitud de salida de 8V. Diseñar el circuito de polarización de base de modo que utilice el menor número de componentes. Adoptar valores convenientes de V_{CEK} e $I_{C\ mín}$. Obtener el valor y signo de I_{LQ} para los puntos extremos de trabajo. De determinarse la necesidad de utilizar divisor resistivo en la base, dibujar todas las configuraciones que puede tener el divisor –entre ± 24 V o entre una de las fuentes de alimentación y común- que cumplan con los requerimientos del circuito a proyectar. Indicar en ellos, al lado de cada componente el valor correspondiente calculado para el mismo. Verificar por inspección, en forma aproximada en cada circuito posible, si se cumple con la condición pedida.

b) Determinar la resistencia de entrada vista del terminal de base y la vista por la fuente de señal, la A_v entre terminales y la A_{vs}. Justificar qué componentes del modelo se pueden despreciar y cómo se obtienen las expresiones correspondientes por inspección.

c) Admitiendo que R_s resulta prácticamente despreciable, determinar la resistencia de salida vista del terminal de colector y la vista desde los extremos de R_L.




Fig.C-36

$V_{CC} = V_{EE} = 24$ V
$R_C = 6$ kΩ
$R_L = 4$ kΩ
$R_{E_1} = 0{,}2$ kΩ
$R_{E_2} = 1$ kΩ
$R_s = 20$ Ω
Tr : BC548B

$\hat{V}_{0_{máx}} = 8$ V

C-52. Para el mismo circuito del problema anterior –Fig. C-36-, rehacer todos los ítem pedidos en el punto a) de modo que se pueda obtener sobre R_L máxima excursión simétrica con una tolerancia en I_{CQ} de:

$$\Delta I_{CQ} / I_{CQ\,MES} = \pm 5\%$$

C-53. Para el circuito de la Fig. C-37:

a) Calcular I_{DQ} de modo que la V_{DQ} contra común sea nula. Determinar los valores extremos de I_{DQ} si se requiere que por R_L circule a lo sumo un 5% de I_{DQ} en uno u otro sentido. Tener en cuenta en el cálculo de los valores de I_{DQ}, la corriente que se deriva por R_L.

b) Admitiendo que en esta familia de JFET a menor valor absoluto de I_{DSS} corresponde un menor valor absoluto de V_P, determinar los circuitos de polarización de fuente y gate necesarios para mantener I_{DQ} dentro de

los límites calculados. Explicar el procedimiento seguido dibujando los circuitos auxiliares que se utilizan y el circuito final. Adoptar un valor de R_i conveniente de acuerdo a la impedancia interna de la fuente de señal. De determinarse la necesidad de utilizar divisor resistivo en gate, dibujar todas las configuraciones que puede tener el divisor –entre ± 20 V o entre una de las fuentes de alimentación y común- que cumplan con los requerimientos del circuito a proyectar. Indicar en ellos, al lado de cada componente el valor correspondiente calculado para el mismo. Verificar por inspección, en forma aproximada en cada circuito posible, si se cumple con la condición pedida.

c) Determinar R_{ig} ; R_i ; A_v ; A_{vs}.




Fig.C-37

C-54. Para el siguiente circuito: 6mA < $|I_{DSS}|$ < 12mA ; 3V < $|V_P|$ < 5V




Fig.C-38

a) Determinar R_{G1} ; R_{G2} y el máximo valor de I_{DQ} que se puede tener.

b) Determinar la resistencia de entrada vista desde el gate y desde los extremos de la fuente de señal, la resistencia de salida vista desde source y desde los extremos de R_L y las amplificaciones de tensión entre terminales y referido a la tensión de vacío de la fuente de señal.

C-55. Se desea construir un amplificador con TBJ que responda a las siguientes especificaciones:

1) La tensión de continua sobre el resistor de carga R_L, acoplado en forma directa, debe ser nula. Dada la dispersión en el valor del β_F del transistor que se utilice, se admite que por R_L puede circular una corriente de reposo de hasta un $\pm$ 5% del valor de I_{CQ} para el que se logra $V_{LQ} = 0$.
2) La amplificación de tensión debe valer $A_v = v_o / v_i = -10$.
3) Se exige además que la tensión entregada por la fuente de señal no decaiga más que un 10% al ser acoplada al circuito a través de un capacitor de reactancia despreciable.

Se poseen dos fuentes de continua de 18V (una positiva y otra negativa respecto a común), la resistencia de carga vale 20KΩ, el transistor es un BC549**B** y la resistencia interna de la fuente de señal R_s es de 3KΩ.

a) Determinar el circuito adecuado de polarización.

b) Trazar las rectas de carga estática y dinámica y determinar la amplitud máxima de la señal de salida de modo que no haya recorte en ninguno de los dos semiciclos.

C-56. Para el circuito de la Fig. C-40:

Se trabaja con una frecuencia tal, que el período de la señal es mucho menor que las constantes de tiempo asociadas a C_L, C_s y C_E.

a) Hallar las tensiones de los terminales del transistor contra masa y las coordenadas del punto de reposo.

b) Hallar la amplificación de tensión y la impedancia de entrada.

c) Esquematizar las formas de onda que podría observase en un osciloscopio, en v_b y v_o para los cuatro valores de v_s indicados.




Fig. C-40

Se producen las siguientes modificaciones al circuito, de a una por vez - para cada una de ellas repetir los puntos anteriores -:

1) R_{B1} = 56KΩ
2) R_{B2} = 12KΩ
3) R_C = 33KΩ
4) C_E se elimina.
5) C_L se cortocircuita.
6) Se invierte el transistor, el colector se conecta a lo que era el emisor y viceversa ($\beta_R \cong 2$).
7) Se coloca un transistor PNP de igual β_F con el emisor al potencial mayor (donde antes era colector).

C-57. En condiciones normales los valores de tensiones medidos y las formas de onda en distintos puntos del circuito son los indicados en la Fig. C-41. Hallar las tensiones y las formas de onda cuando se produce alguna de las siguientes modificaciones (fallas):

1. C_E cortocircuitado
2. C_L cortocircuitado
3. C_s cortocircuitado
4. R_{B1} abierta
5. R_{B2} abierta
6. R_C cortocircuitada




Fig.C-41

7. R_C abierta
8. R_E abierta
9. R_E cortocircuitada
10. R_L cortocircuitada
11. Juntura BE cortocircuitada; BC normal.
12. Juntura BC cortocircuitada; BE normal.
13. Terminales C-E cortocircuitados; B – abierta

C-58. En el circuito de la Fig. C-42, se han tomado mediciones de tensión de emisor y base correspondientes a distintos equipos, mediante un tester como medidor de tensión continua. Indicar en qué casos la lectura no se ajusta a los valores nominales de los componentes y a qué causa puede deberse si es que existe diferencia. Se admitirá que sólo puede fallar un componente por vez.

Fallas clásicas:

1) Resistencias abiertas o en cortocircuito.
2) Capacitores abiertos o en cortocircuito.
3) Transistores: junturas abiertas o en cortocircuito.

   Puede suceder que una sola de las junturas esté en cortocircuito o abierta y que la otra se comporte normalmente e incluso, puede ocurrir que exista un cortocircuito entre colector y emisor y alguno de los diodos no esté en cortocircuito.




Fig. C-42

a) Se ha medido V_{CC} obteniéndose V_{CC} = 12V.

a_1) V_E = 4V ; V_B = 4,7V ; V_C = 4,1V

a_2) V_E = 1,8V ; V_B = 2,5V ; V_C = 4,3V

a_3) $V_E \cong V_B \cong V_C \cong$ 4V

C-59. Para una etapa en colector común, con los siguientes valores:

$V_{CC} = V_{EE}$ = 10V ; R_E = 5KΩ ; R_L = 1KΩ ; R_B = 33KΩ

$\beta_F = \beta_o$ = 100 ; $V_{CE\ (sat)}$ = 0,2V ; v_i es una señal senoidal.




Fig. C-43

a) Calcular la máxima potencia de salida que puede obtenerse en R_L antes de que haya recorte por el transistor, y el rendimiento de colector.

b) Calcular el máximo rendimiento que puede alcanzarse con esta etapa y el valor de R_L correspondiente.

C-60. La figura siguiente representa un amplificador, sin estabilización del punto de reposo, donde la carga está acoplada por medio de un transformador.




Fig. C–44

DATOS

V_{CC} = 12 V
R_B = 113 k
R_L = 40 Ω
R_1 = 50 Ω (prim)
N_1 = 200 espiras
N_2 = 40 espiras
β_F = 100
V_{BE} = 0,7 V

a) Determinar las coordenadas del punto de reposo

b) Trazar la recta de carga estática y ubicar el punto de reposo, en un diagrama $I_C - V_{CE}$.

c) Determinar la resistencia de carga para la señal alterna vista desde el colector del transistor.

d) Trazar la recta de carga dinámica, explicando su trazado. Explicar por qué puede tenerse $v_{CE} > V_{CC}$ durante parte de uno de los semiciclos de la señal.

e) ¿En qué tipo de circuitos y por qué motivo se puede utilizar acoplamiento de la carga mediante transformador?.

f) Determinar la máxima amplitud alterna entre colector y emisor, de modo que no haya recorte en la forma de onda. Suponer que V_{CEK} = 0,7V e $I_{C\,mín} \cong 0$.

g) Indicar a cuáles de los circuitos estudiados se recurriría si fuese necesario estabilizar el punto de reposo. ¿En cuál de ellos no se obtendría prácticamente ningún resultado?. ¿Por qué?.

h) Trazar la curva $I_C = f(V_{CE}) \mid_{P = cte}$. que pase por el punto de reposo hallado.

i) Trazar la recta de carga dinámica que permite extraer la máxima potencia de señal alterna en colector sin que haya recorte.

j) Determinar el valor de R_{ca} (resistencia de carga para la señal alterna vista desde el colector del transistor) .

k) Determinar el valor de la relación de transformación ($n = N_1 / N_2$) necesaria para obtener la máxima potencia de salida.

l) Calcular la máxima amplitud de la tensión alterna entre colector y emisor para este caso. Suponer que V_{CEK} = 0,7V e $I_{C\,mín}$ = 0,3mA. Determinar el rendimiento (η_C).

m) ¿Cuánto vale el máximo rendimiento (teórico) que podría obtenerse en este amplificador, trabajando en clase A?. Comparar con el calculado en el punto anterior.

C-61. La Fig. C-45 representa un amplificador sintonizado, utilizado en aplicaciones de radiofrecuencia donde se requiere amplificar señales acotadas en una banda angosta de frecuencias.

Se admite que todos los componentes son ideales (no tienen pérdidas) y se desprecian los efectos reactivos del transistor.

a) Obtener el punto de reposo, admitiendo β = 200.

b) ¿Cuál es la frecuencia de resonancia del circuito tanque L-C?. ¿Influyen los valores de las reactancias de los capacitores de acople y desacople en su valor?.

c) Determinar el ancho de banda y el factor de mérito Q.

d) Repetir los puntos anteriores si la carga de 50 KΩ se reduce a 5 KΩ.

e) Repetir los puntos anteriores si se reemplaza el TBJ por un MOSFET de canal inducido, admitiendo V_T = 1V y k =1mA/V^2.





Fig. C-45

D. ESTUDIO DE LA RESPUESTA EN FRECUENCIA DE AMPLIFICADORES CON UN TRANSISTOR

D-1.- Para los circuitos indicados, obtener la función transferencia T(s) = $V_o(s)/V_i(s)$. Hallar analíticamente los diagramas de Bode de módulo y argumento -$|T(j\omega)|$(db) y $\varphi_T(\omega)$ en función del $\log_{10}$ de ω -, calculando los valores de las pulsaciones complejas de polos y ceros y las pulsaciones y frecuencias físicas de onda senoidal correspondientes. Indicar las frecuencias de -3db (si las hay), el ancho de banda (de -3db) y la relación $|T(j\omega)|$ a frecuencias medias. A partir de la definición de polo y cero de una transferencia, explicar cómo se pueden determinar los polos y ceros por inspección.




C = 0,1μF ; R = 10KΩ ; R_1 =1KΩ ; R_2 = 2KΩ ; C_1 = 1μF ; C_2 = 100pF

Nota: Se admite que v_i proviene de un generador ideal de tensión.

D-2.- Representar la respuesta a la función escalón v_i = 1V.u(t) en función del tiempo de los circuitos de la figura anterior. Definir y hallar la expresión del tiempo de crecimiento (rise time) t_r. Calcular su valor. Definir, hallar la expresión (para los circuitos que corresponda) y calcular, el porcentaje de caída a t = τ_{polo} /5 ; t = τ_{polo} y t = 5.τ_{polo}, donde $\tau_{polo} = 1/\omega_{polo}$.

D-3.- Dado el siguiente circuito:



V_{CC} = 12V ; C_{A1} = 1μF ; C_E = 25μF ; C_{A2} = 10μF ; C_L = 5pF

(C_L representa la capacitancia de entrada de la etapa siguiente o de un instrumento)

R_{B1} = 68KΩ ; R_{B2} = 10KΩ ; R_s = 600Ω ; R_C = 2,2KΩ ; R_E = 1KΩ ; R_L = 15KΩ

f_T = 300MHz ; $C_{ob} \cong C_\mu$ = 0,3pF ; β = 120 ; r_x = 100Ω ; $V_A \rightarrow \infty$

a) Hallar el punto de polarización. Dibujar el circuito de señal para frecuencias medias sin reemplazar el transistor por su modelo y hallar la amplificación de tensión $Av_s = v_o/v_s$ y las impedancias de entrada y salida vistas desde los terminales del generador de señal v_s /R_s y desde la carga R_L, respectivamente.

b) Dibujar el circuito de señal para bajas frecuencias. Obtener la función $Av_s(j\omega) = v_o/v_s$, considerando ***únicamente*** el capacitor de acople de señal C_{A1} (los otros capacitores en serie con el camino de la señal se consideran en cortocircuito). Dibujar los diagramas de $|Av_s(j\omega)|$ y $\varphi_{Avs}(\omega)$ en escala lineal en función de la pulsación angular y los diagramas Bode de módulo y argumento para $Av_s(j\omega)$, e indicar en la pulsación de corte de -3 db.

c) Repetir b) considerando únicamente el capacitor de desacople de emisor.

d) Repetir b) considerando únicamente el capacitor de acople de la carga.

e) Determinar la función $Av_s(j\omega)$ considerando la interacción de los tres capacitores de acople y desacople. Realizar el cálculo exacto para hallar las frecuencias propias de la red. Dibujar el diagrama de Bode de módulo y argumento, indicando la frecuencia de -3db, si la hay.

f) Analizar la incidencia del valor de cada uno de estos capacitores en la frecuencia de corte inferior – f_{lv} (frecuencia de -3 db verdadera correspondiente a la zona de frecuencias bajas) – del circuito.

D-4.- Para el circuito del problema 3:

a) Dibujar el circuito de señal para altas frecuencias sin reemplazar el transistor por su modelo. Hallar el modelo del transistor para altas frecuencias y reemplazarlo en el circuito anterior.

b) Determinar la función $Av_s(j\omega)$, considerando la influencia de las tres capacitancias C_π, C_μ y C_L. Realizar el cálculo exacto para hallar las frecuencias propias de la red. Dibujar el diagrama de Bode de módulo y argumento, indicando la frecuencia a -3db, si la hay – f_{hv} (frecuencia de -3 db verdadera correspondiente a la zona de frecuencias altas)–.

c) Analizar la incidencia del valor de la frecuencia de transición f_T.

D-5.- En el circuito del problema 3, dibujar los circuitos equivalentes para bajas, medias y altas frecuencias de la señal de entrada, sin reemplazar el transistor por su modelo.

a) A partir del modelo para bajas frecuencias, dibujar los tres circuitos que se obtienen cortocircuitando dos de los tres capacitores de acople o desacople y pasivando el generador de señal. Se obtendrán tres redes R-C. Hallar para cada una de ellas, la constante de tiempo $\tau_i = RC$ y la frecuencia $f_i = 1/2\pi\tau_i$ propia de la red. Verificar que la frecuencia de corte (a -3db) de bajas frecuencias (frecuencia de corte inferior – f_{lv} – de todo el circuito) es ***aproximadamente*** la suma de las frecuencias propias de los circuitos R-C analizados – f_l –. Analizar la diferencia entre ambos valores y por qué se la llama a f_l ***frecuencia de corte garantizable a frecuencias bajas***.

b) Hallar la amplificación de tensión Av_s a frecuencias medias.

c) A partir del modelo para frecuencias altas, reemplazar el transistor por su modelo y dibujar los tres circuitos asociados a cada uno de los capacitores con los otros a circuito abierto. Hallar para cada una de ellos, la constante de tiempo $\tau_i = RC$ y la frecuencia $f_i = 1/2\pi\tau_i$ propia de la red. Verificar que la frecuencia de corte (a -3db) de altas frecuencias (frecuencia de corte su-

perior – f_{hv} – de todo el circuito) es ***aproximadamente*** $f_h = 1/2\pi\tau_h$, donde τ_h es la suma de las constantes de tiempo de los circuitos R-C analizados. Analizar la diferencia entre ambos valores y por qué se la llama a f_h ***frecuencia de corte garantizable a frecuencias altas***.

d) Las f_i (τ_i) halladas en los puntos anteriores, tanto en bajas como en altas frecuencias, se conocen como frecuencias ficticias correspondientes a los valores de las pulsaciones complejas de los polos ficticios de la red dividida y simplificada – una red distinta por capacitor en paralelo con el camino útil de la señal- (constantes de tiempo ficticias). ¿Por qué?.

   Justificar cualitativamente el procedimiento del método para obtener las frecuencias de corte garantizables, conocido como ***método de las constantes de tiempo***:

   - ¿Por qué al analizar un capacitor que influye en bajas frecuencias se cortocircuitan el resto de capacitores que influye en esa misma zona?. ¿Por qué al analizar una capacitancia que influye en altas frecuencias se dejan a circuito abierto el resto de capacitancias que influye en esa misma zona?.
   - ¿Bajo qué condiciones estas frecuencias ficticias podrían coincidir con las verdaderas asociadas a los polos de la red?.
   - Teniendo en cuenta los valores obtenidos en los problemas 3 y 4: ¿cómo resultan entre sí la suma de las frecuencias de los polos verdaderos y la suma de las frecuencias ficticias en bajas frecuencias?; ¿cómo resultan entre sí la suma de las constantes de tiempo asociadas a los polos verdaderos y la suma de las constantes de tiempo ficticias en altas frecuencias?.
   - ¿Qué condiciones deberían cumplirse en el circuito en cuanto a la ubicación de polos y ceros para que los valores obtenidos de frecuencias de corte garantizables, tanto en bajas como en altas frecuencias, se aproximen a las verdaderas (hipótesis de validez)?.

¿Puede en general obtenerse fácilmente por inspección la ubicación de los ceros de la transferencia a analizar, sin necesidad de recurrir a los circuitos asociados a las frecuencias ficticias?.

D-6.- A partir del circuito para altas frecuencias del problema 5:

a) Utilizando el ***teorema de reducción de Miller***, simplificar los circuitos, para obtener un circuito con secciones separadas entre sí:

Cada sección que corresponderá a un nodo distinto del circuito tendrá conectado uno o varios capacitores a común que resultarán ser o bien propios de ese par de terminales del circuito (nodo y común) o bien equivalentes de Miller de capacitores conectados entre el nodo en cuestión y otro distinto al común.

Justificar la ubicación del generador de prueba que debe colocarse para reflejar C_{μ} a la base ($C_{\mu i}$*) y para reflejar al colector ($C_{\mu o}$*). Hallar para cada nodo, considerando los restantes capacitores de otros nodos abiertos, la constante de tiempo y la frecuencia asociada. Determinar el valor de f_h con el procedimiento del punto d). Verificar que se obtiene el mismo resultado que en el punto c) del problema 5, motivo por el cual se utiliza siempre este método pues permite hallar el valor aproximado de la frecuencia de corte superior ***por inspección*** . a la vez de poder estimar la incidencia de cada nodo del circuito en la respuesta en altas frecuencias.

Partiendo del circuito simplificado mediante la aplicación de Miller, ¿pueden obtenerse los ceros de la transferencia?. ¿Por qué?.

D-7.- A partir de los circuitos equivalentes de señal del problema 5:

a) Trazar un diagrama de Bode aproximado (es decir, a partir de lo obtenido aplicando el método de las constantes de tiempo para ambos extremos de la banda de frecuencias), indicando las frecuencias de corte de -3db, la amplificación de tensión a frecuencias medias y el ancho de banda.

b) Determinar el tiempo de crecimiento y el porcentaje de caída a $t = \tau_I /5$, $t = \tau_I$ y $t = 5.\tau_I$ (donde $\tau_I = 1/\omega_I$) si se aplica un escalón $v_s = 1mV.u(t)$. Dibujar la forma aproximada de $v_o(t)$.

D-8.- En el circuito del problema 3, determinar los valores aproximados garantizables de las frecuencias de corte inferior y superior si se trabaja con cualquier transistor de la serie BC548B. Analizar cómo afectan los valores de las frecuencias de corte garantizables la dispersión de f_T, C_μ y β. Realizando un análisis de sensibilidad mediante Pspice, estudiar cómo afectan los valores de las frecuencias de corte verdaderas la dispersión de estos parámetros. ¿Coinciden los resultados con el análisis cualitativo realizado sobre las frecuencias de corte garantizables?.

D-9.- En el circuito de D-3, se elimina el capacitor de desacople de emisor.

a) Determinar Av_s a frecuencias medias y los valores aproximados garantizables de las frecuencias de corte inferior y superior. Justificar la ubicación del generador de prueba que debe colocarse para reflejar C_μ y C_π a la base ($C_{\mu i}$* y $C_{\pi i}$*) y para reflejar C_μ al colector ($C_{\mu o}$*) y C_π al emisor ($C_{\pi o}$*). Analizar la incidencia sobre las frecuencias de corte de la realimentación negativa en señal (resistencia de emisor sin desacoplar).

b) Construir un diagrama de Bode de módulo y argumento donde se superpongan las respuestas aproximadas para las Av_s del amplificador del problema 3 y de este problema. Obtener conclusiones al comparar el $|Av_s|$ y el ancho de banda de ambos circuitos.

D-10.- En el amplificador del problema 9, se desconecta de la base el bloque formado por el generador de señal, su resistencia interna de 600Ω y el capacitor de acople de 1μF (v_s, R_s y C_{A1}); y se lo conecta al emisor, formando un circuito amplificador en base común.

a) Determinar Av_s a frecuencias medias y los valores aproximados garantizables de las frecuencias de corte inferior y superior. Justificar la ubicación del generador de prueba que debe colocarse para reflejar C_μ y C_π a la base ($C_{\mu i}$* y $C_{\pi i}$*) y para reflejar C_μ al colector ($C_{\mu o}$*) y C_π al emisor ($C_{\pi o}$*). Comparar con los resultados de los problemas anteriores. Obtener conclusiones.

b) Analizar cómo se modifican los valores hallados en el punto a), si se desacopla la base mediante un capacitor C_B = 25μF. Obtener conclusiones.

D-11.- En el amplificador del problema 9, se desconecta del colector el bloque formado por la resistencia de carga de 15KΩ, la capacitancia parásita de 5pF y el capacitor de acople de 10μF; y se lo conecta al emisor. Se elimina el resistor R_C = 2,2KΩ, conectándose el colector directamente a V_{CC}. Queda formado entonces un circuito amplificador en colector común (seguidor por emisor).

a) Determinar Av_s a frecuencias medias y los valores aproximados garantizables de las frecuencias de corte inferior y superior. Justificar la ubicación del generador de prueba que debe colocarse para reflejar C_π a la base ($C_{\pi i}$*) y al emisor ($C_{\pi o}$*). Comparar con los resultados de los problemas anteriores. Obtener conclusiones.

b) Analizar cómo se modifican los valores hallados en el punto a), si no se hubiese eliminado el resistor R_C, conectado el colector a V_{CC} a través de él. Obtener conclusiones.

D-12.- Repetir los problemas 3 a 10 si se reemplaza el TBJ por un:

a) JFET canal N (V_P = -2V ; I_{DSS} = 10mA ; C_{gs} = 5pF ; C_{gd} = 1pF).

b) NMOSFET preformado (V_T= -1V ; k´=1mA/V^2 ; C_{gs}= 5pF ; C_{gd}= 0,5pF).

c) NMOSFET inducido (V_T= 0,5V ; k´=1mA/V^2 ; C_{gs}= 5pF ; C_{gd}= 0,5pF).

D-13.- Repetir los problemas 6, 9, 10, 11 y 12, reemplazando el generador de señal v_s y R_s = 600Ω por otro v_{s1} y R_{s1} = 100KΩ. Extraer conclusiones.

D-14.- En base a los resultados obtenidos en los problemas 3 al 12, realizar un análisis cualitativo de cuál puede considerarse el ***nodo dominante*** para altas frecuencias en cada configuración del transistor, para valores normales de corrientes de reposo, resistencias y parámetros del dispositivo. Analizar en forma explícita las diferencias que pudieran existir según se excite al amplificador con:


a) un generador que acerque su funcionamiento a uno ideal de tensión.

b) un generador que acerque su funcionamiento a uno ideal de corriente.

Suponer, en ambos casos, despreciable la influencia del circuito de polarización de base (gate) o emisor (source) según corresponda.

D-15.- Para el circuito indicado y conociendo:

f_T = 800MHz ; C_μ = 0,1pF ; β = 100 ; r_x = 20Ω ; $V_A \rightarrow \infty$



a) Obtener la I_{CQ} y tensiones de los terminales del TBJ contra común.

b) Dibujar el modelo de señal, sin reemplazar el transistor por su modelo. Obtener el valor de la frecuencia central f_o del amplificador de banda angosta, sin tener en cuenta las capacitancias internas del transistor. Admitir componentes ideales en el circuito tanque L- C (es decir, Q→ ∞). Definir y obtener el Q del circuito.

¿Pueden considerarse despreciables las reactancias de los capacitores de acople y desacople a la frecuencia de trabajo?.

c) Obtener Av_s a f = f_o y trazar los diagramas de Bode de módulo y argumento de Av_s en escala lineal en función de la frecuencia, en el intervalo 0,1.f_o < f < 10.f_o. Hallar el ancho de banda a -3db. Analizar la distorsión por frecuencia debido a la variación del módulo y el argumento que introduce el amplificador dentro de ese ancho de banda. Calcular el ancho de banda a -1db y extraer conclusiones en cuanto a la distorsión.

d) Reemplazar el transistor por su modelo para altas frecuencias y simplificarlo mediante el uso del teorema de reducción de Miller (reflexión de C_μ a la base y al colector). Analizar cómo se modifican f_o y Q al agregar la influencia de las capacitancias internas del transistor. ¿Con qué valor de amplificación deberá reflejarse C_μ a la base?. Trazar los diagramas de módulo y argu-

mento de Av_s en escala lineal en función de la frecuencia, en el intervalo $0{,}1.f_o < f < 10.f_o$.

e) Repetir el punto d) si se excita al amplificador con un generador de señal de R_s = 1KΩ en lugar de 50Ω. Extraer conclusiones.

f) Repetir los puntos anteriores si se reemplaza el TBJ por un NMOSFET canal inducido de parámetros V_T= 1V; $k' = 1mA/V^2$; $\lambda = 0$; C_{gs}= 5pF ; C_{gd}= 0,5pF).

g) Resolver los puntos b) y d) por Pspice en forma simultánea y superponer los diagramas de módulo y argumento de Av_s en escala lineal en función de la frecuencia, en el intervalo $0{,}1.f_o < f < 10.f_o$. Obtener las diferencias que pudieran existir en los valores de f_0, del Q del circuito, del ancho de banda a -3db y del ancho de banda a -1db.

D-16. Para el circuito del problema D-3:

a) Reducir el circuito visto por el generador v_s cuando se trabaja con frecuencias bajas, a una red RC del tipo de las analizadas en el problema D-1, tomando como entrada a v_s y como salida a v_i. ¿Quiénes son en este caso los equivalentes a R y C?. Observar que el cálculo del polo del capacitor C_{A1} por inspección, sólo es posible si no se considera la influencia de C_E. ¿Por qué debe considerarse a C_E en corto y no abierto para obtener un valor útil para garantizar el límite inferior de frecuencias medias?. Justificar cualitativamente. Verificar, tal como se vio en D-1, que el cálculo de los ceros no necesita de esta hipótesis. Calcularlos.

b) Obtener por inspección el polo creado por C_E si se cortocircuita C_{A1}. Extraer conclusiones

c) Reducir el circuito visto por el generador v_s cuando se trabaja con frecuencias altas, a una red RC del tipo de las analizadas en el problema D-1, tomando como entrada a v_s y como salida a v_i. Al reducir C_μ a los terminales de entrada como una capacidad equivalente en paralelo con C_π, mediante la aproximación de Miller, de valor $C_\mu (1+|A_v|)$. ¿Por qué el peor caso se dará para el valor de A_v a frecuencias medias?. Justificar.

d) Obtener la frecuencia del polo asociado a la red RC hallada en el punto “c”. ¿Por qué, aún llamándoselo ficticio tiene sentido su cálculo?. Comparar su valor con f_T y f_β. Extraer conclusiones.

e) ¿Cómo se modifica la red RC equivalente hallada en “c” si se elimina el capacitor de desacople C_E?. Justificar la forma de reducción tanto de C_π como de C_μ al terminal interno o nodo de base de la zona de control (B´). Obtener la frecuencia del polo asociado a la red RC de este circuito de altas frecuencias. Comparar su valor con f_T y f_β. Extraer conclusiones.

f) Reducir para altas frecuencias, el circuito visto por la carga R_L/C_L “mirando” hacia el conjunto [amplificador-generador de excitación], tomando como entrada a una tensión v_{cp} entre colector y común. Construir la red RC del tipo de las analizadas en el problema D-1, acoplando la resistencia R_L y la capacitancia C_L, quedando C_μ reducida a los terminales de salida como una capacidad equivalente en paralelo con C_L. Obtener la frecuencia del polo asociado a esta red RC. Comparar su valor con la frecuencia asociada al polo del nodo de base, calculada en el punto “e” y con f_T y f_β. Extraer conclusiones. ¿Por qué su valor puede ser de importancia al obtener la f_h en el circuito de EC, con R_E desacoplada?

g) Justificar por qué la red RC del punto “e” resulta similar para una configuración de seguidor por emisor. Obtener el nuevo valor del polo del nodo de base (B´), si R_C se desacopla eliminando R_L y C_L y se conecta C_{A2} a común. ¿Como se modifica la capacitancia total del nodo de base?. Comparar su valor con f_T y f_β. Extraer conclusiones sobre la respuesta en frecuencia de esta configuración.

h) Si se desconecta el generador v_s y su resistencia interna R_s, se lo acopla al emisor a través del capacitor C_E y se conecta a común el capacitor C_{A1}, la configuración del amplificador será la de base común. ¿Cómo se modifica la red RC equivalente hallada en “c” para altas frecuencias?. Obtener la frecuencia del polo asociado a la red RC de este circuito. Comparar su valor con f_T y f_β. Extraer conclusiones. Observar que, si bien la frecuencia asocia-

da a la red RC de emisor es cercana a f_T, está muy lejos de ser el ancho de banda útil del amplificador ya que, al existir una corriente que desde la salida, se cierra a través de C_μ y r_x a común, provoca un aumento de la tensión del terminal interno o nodo de base de la zona de control (B´), que hará disminuir $v_{eb'}$, disminuyendo i_c y por lo tanto $v_{cb}=v_o$ es decir, la respuesta de señal caerá con la frecuencia, a medida que la corriente a través de C_μ se haga más importante. De acuerdo con este análisis cualitativo, si el generador de señal fuese de corriente casi ideal (R_s muy grande), importaría la existencia o no de r_x en la respuesta en frecuencia del base común?. Justificar cualitativamente.

i) Obtener el valor de la frecuencia asociada al polo del terminal interno de base para el circuito de dicho nodo del punto "h" (con el valor de Rs del circuito del problema D-3), utilizando la aproximación de Miller para "reflejar" ambas capacitancias C_π y C_μ. Comparar con f_T y f_β. ¿Por qué la red RC equivalente resulta similar a la del punto "e"?.

j) Reducir para altas frecuencias, el circuito del punto "h" visto por la carga R_L/C_L "mirando" hacia el conjunto [amplificador-generador de excitación], tomando como entrada a una tensión v_{cp} entre colector y común. Construir la red RC del tipo de las analizadas en el problema D-1, acoplando la resistencia R_L y la capacitancia C_L. Explicar por qué resulta la misma que la obtenida en el punto "f".

k) Comparar para el circuito del punto "h", las frecuencias asociadas a los polos ficticios originados por las capacitancias asociadas a cada uno de los tres nodos. Extraer conclusiones.

l) Repetir el análisis de los puntos anteriores, reemplazando el TBJ en el circuito del problema D-3, manteniendo todos los valores indicados de los componentes del mismo, por un NMOFET canal inducido con:

   V_T = 0,4 V; k = 4 mA/V^2; C_{gs} = 2 pF; C_{gd} = 0,2 pF

   Calcular el valor de f_T del NMOS.

E. ESTUDIO DEL COMPORTAMIENTO DE AMPLIFICADORES CON VARIOS TRANSISTORES A FRECUENCIAS MEDIAS

E-1. Para el siguiente amplificador de dos etapas con acoplamiento R-C:

a) Determinar los respectivos puntos de reposo, indicando las tensiones de los electrodos contra común.

b) Dibujar el circuito de señal sin reemplazar los transistores por su modelo y obtener A_v, R_i, R_o, A_{vs} a frecuencias medias.

c) Determinar la máxima amplitud de la tensión de salida sin recorte. Verificar en estas condiciones si recorta la primera etapa.

d) Determinar la máxima amplitud de la tensión de entrada $\hat{V}_i$ y de la tensión de vacío del generador de excitación v_s, de modo que no haya recorte a la salida.




Fig. E-1

E-2. Se tienen los siguientes amplificadores de tres etapas en emisor común con acople directo.

a) Dibujar el circuito de continua para ambos, indicando todos los sentidos de referencia de las corrientes, tensiones base-emisor, base-colector y de los terminales de los tres transistores contra común.

b) Determinar el punto de reposo de cada etapa, indicando las tensiones de los tres electrodos respecto de común. ¿Qué utilidad brinda conocer estos valores?. ¿Es necesario utilizar en este caso capacitores de acople entre etapas?. ¿Es necesario en alguno de los dos casos utilizar el capacitor de acople de la carga?. Justificar.

c) Construir un cuadro con las tensiones de los tres colectores contra común. Comparar los valores entre ambos circuitos. Extraer conclusiones.

d) Dibujar el circuito de señal sin reemplazar los transistores por su modelo y obtener A_v, R_i, R_o, A_{vs} a frecuencias medias.

e) Determinar la máxima amplitud de la tensión de salida sin recorte. Verificar en estas condiciones si recorta la primera etapa.

f) Determinar la máxima amplitud de la tensión de entrada v_i y su valor eficaz. Determinar la máxima amplitud de la tensión de vacío del generador de excitación v_s y su valor eficaz, de modo que no haya recorte a la salida. Comparar los valores para ambos circuitos y extraer conclusiones.




Fig. E-2a




Fig. E-2b

E-3. Para los siguientes amplificadores, indicar la configuración en que funciona cada etapa y resolver para cada caso los puntos indicados en el problema E-1.




Fig. E-3a




Fig. E-3b




Fig. E-3c

A los amplificadores de las figuras E-3e, f y g, se los conoce como ***cascode***. Verificar que en estos casos se cumple: $A_v = g_{m(T1)}.R_{ca(T2)}$. Analizar cualitativamente el significado de la expresión.




Fig. E-3d




Fig. E-3e




Fig. E-3f




Fig. E-3g





Fig. E-3h



$|I_{DSS}|$ = 12 mA ; $|V_P|$ = 6 V ; β = 200

Fig. E-3i

E-4. Diseñar un amplificador con las siguientes características: $A_{vs} > 100$, $R_i > 5$ MΩ y $R_o < 500$ Ω utilizando JFETs de parámetros $|V_P| = 4$ V e $|I_{DSS}| = 10$ mA (sean canal N ó P). El valor de $R_ø$ es de 600 Ω y R_L es de 500 Ω. Usar únicamente componentes standard.

E-5. Repetir el problema anterior, utilizando MOSFETs de canal inducido de parámetros $|k| = 1$ mA/V^2 y $|V_T| = 2$ V.

E-6. Diseñar un amplificador inversor con las siguientes características: $|A_{vs}| > 100$, $R_i > 5$ MΩ y $R_o > 1$ KΩ utilizando JFETs de parámetros $|V_P| = 4$ V e $|I_{DSS}| = 10$ mA (sean canal N ó P). El valor de $R_ø$ es de 600 Ω y R_L es de 5 KΩ. Usar únicamente componentes standard.

E-7. Repetir el problema anterior, utilizando MOSFETs de canal inducido de parámetros $|k| = 1$ mA/V^2 y $|V_T| = 2$ V.

E-8. Diseñar un amplificador con las siguientes características: $A_{vs} > 10^4$, $R_i > 2$ KΩ y $R_o < 100$ Ω utilizando TBJs de $\beta = 100$ (tanto para NPN como PNP) y fuente de alimentación de +24 V. El valor de $R_ø$ es de 600 Ω y R_L es de 100 Ω. Usar únicamente componentes standard.

E-9. Diseñar un amplificador inversor con las siguientes características: $|A_{vs}| > 10^3$, $R_i < 100$ Ω y $R_o > 5$ KΩ utilizando TBJs de $\beta = 100$ (tanto para NPN como PNP) y fuente de alimentación de ± 15 V. El valor de $R_ø$ es de 100 Ω y R_L es de 5 KΩ. Usar únicamente componentes standard.

E-10. Diseñar un amplificador con las siguientes características: $A_{vs} > 50$, $R_i > 5$ MΩ y $R_o < 100$ Ω utilizando cualquiera de los transistores de los problemas E-4 a E-9. La fuente de alimentación es de ± 24 V. El valor de $R_ø$ es de 600 Ω y R_L es de 100 Ω. Usar únicamente componentes standard.

E-11. Analizar el funcionamiento de la conexión compuesta de dos transistores denominada configuración Darlington.

a) Demostrar que esta configuración es equivalente a un único transistor con:

$$\beta_{eq} = \beta_{o1} + \beta_{o2}.(\beta_{o1}+1) \cong \beta_{o1}.\beta_{o2}$$

b) Suponiendo r_x despreciable y $r_\mu >> \beta_o.r_o$, obtener los componentes del circuito equivalente de señal del transistor compuesto: g_{meq} ; r_{oeq} ; $r_{\pi eq}$. Calcular sus valores para $\beta_{o1} = 150$; $\beta_{o2} = 200$; $\mu = 2.10^{-4}$ e $I_{CQ2} = 2$ mA.




Fig. E-11

E-12. Justificar el tipo de los transistores equivalentes (NPN ó PNP) de los pares Darlington indicados en la figura. Indicar los terminales **E-B-C** del transistor compuesto. Indicar a cuáles se los denomina cuasi-Darlington.




Fig. E-12

a) Para los tres circuitos, hallar las expresiones de los parámetros equivalentes del transistor compuesto: g_{meq} ; r_{oeq} ; $r_{\pi eq}$. Calcular sus valores para $\beta_{o1} = 150$; $\beta_{o2} = 200$; $\mu_{NPN} = 2.10^{-4}$; $\mu_{PNP} = 4.10^{-4}$ e $I_{CQ2} = 2$ mA.

E-13. Reescribir las expresiones y recalcular los valores de los parámetros equivalentes de los transistores compuestos de los problemas E-11 y E-12, suponiendo que en todos los casos $\beta_{o1}=\beta_{o2}= 200$; $\mu_{NPN}=\mu_{PNP}= 2.10^{-4}$ e $I_{CQ2}= 2$ mA.

E-14. En el siguiente circuito se utilizan sucesivamente los cuatro transistores compuestos de los problemas E-11 y E-12 (con el signo que corresponda en cada caso para las fuentes de alimentación). Se admitirá $\beta_F \cong \beta_o$ y $\mu \cong 0$ ($V_A \to \infty$).

a) Determinar los puntos de reposo, indicando la tensión de los terminales contra común.

b) Hallar por inspección, justificando el procedimiento: A_v, R_i, R_o y A_{vs}.

c) Hallar la expresión y calcular la resistencia que ve un generador de prueba de tensión conectado entre la unión del emisor (ó colector) de T_1 y la base de T_2, y el punto común.




Fig. E-14

E-15. En el circuito de la figura se conoce:

$|I_{DSS}|$ = 10 mA ; V_P = - 2 V ; λ = 0,03 V^{-1} ; β = 50 ; V_A = 100 V.




Fig. E-15

a) Determinar los puntos de reposo, indicando la tensión de los terminales contra común.

b) Determinar los parámetros equivalentes del transistor compuesto.

c) Determinar A_v, R_i, R_o y A_{vs}.

d) Analizar cómo se modifican los puntos de reposo y parámetros de señal calculados si:

d_1) se conecta entre source y común un resistor de 10 KΩ.

d_2) se conecta entre source y común una fuente de corriente de 1 mA dc.

E-16. Para el siguiente circuito, determinar (suponiendo $r_x \cong 0$ y $V_A \to \infty$):

a) Los puntos de reposo, indicando la tensión de los terminales contra común.

b) Las resistencias de entrada y salida.

c) La amplificación de tensión $A_v = v_o/v_i$




Fig. E-16

E-17. Para el siguiente circuito, determinar:

a) El valor de R_{E2} para funcionamiento en modo analógico lineal.

b) Los puntos de reposo, indicando las tensiones de los terminales contra común.

c) La amplificación de tensión de señal v_o/v_i.

d) ¿Podría obtenerse igual amplificación de tensión utilizando un resistor de carga en lugar de T_2 e igual valor de V_{CC}?. Justificar.

e) Indicar qué ocurre en el circuito si se varía R_{E2} respecto al valor calculado en **a)**.




Fig. E-17

E-18. En el circuito de la figura, admitiendo: $\beta \cong 200$; $r_x \cong 0$ y $V_A \to \infty$, hallar:

a) Los puntos de reposo, indicando la tensión de los terminales contra común.

b) La expresión y el valor de A_v para los casos:

b_1) sin C **b_2)** con C.





Fig. E-18

E-19. En el circuito de la figura:

a) Hallar entre qué límites puede estar comprendida I_{DQ1} en el JFET, compatibles con el circuito de polarización de gate y el funcionamiento del dispositivo. Definir, obtener su ecuación y trazar la recta de polarización en el plano I_D-V_{GS}. Hallar el punto Q_1. Trazar la característica de transferencia en el plano anterior y ubicar el punto Q_1 y los valores extremos hallados.



$|I_{DSS}| = 12$ mA ; $|V_P| = 2$ V ; $\lambda = 0{,}02\ V^{-1}$; $\beta = 400$; $r_x = 100\ \Omega$; $V_A = 120$ V.

Fig. E-19

b) Obtener los puntos de reposo de los cuatro transistores y el valor de R_{B13} suponiendo que el preset se ajusta de modo que la tensión continua de salida sobre R_L sea nula. Construir una tabla resumen con los valores de I_{CQ} ; V_{BQ} ; V_{EQ} ; V_{CQ} ; V_{BEQ} ; V_{GSQ} ; V_{CEQ} ; V_{DSQ} ; g_m ; r_d y r_π.

c) Dibujar el circuito de señal sin reemplazar los transistores por su modelo e indicar todos los sentidos de referencia de interés. Definir, obtener sus expresiones por inspección, explicando cualitativamente cómo surgen y calcular: la resistencia de carga de cada etapa, la amplificación de tensión de cada una y la amplificación de tensión total $A_v = v_o/v_i$. Justificar cómo se obtiene A_v en base a la amplificación de cada etapa. Justificar cuándo puede despreciarse r_x y/o r_o.

d) Obtener por inspección, explicando cómo surgen las expresiones de R_i, R_o y A_{vs}. Calcular sus valores.

e) Obtener por inspección, explicando cómo surge su expresión y calcular el valor de la resistencia R_{AB}, vista desde los terminales A y B del circuito.

f) Obtener por inspección, explicando cómo surge su expresión y calcular la resistencia vista desde los terminales del capacitor de 2μF, ubicado en la base de T_3.

g) Explicar cualitativamente qué ocurre con la amplificación de tensión del sistema si el capacitor de 2μF de la base de T_3 se conecta directamente a la base de este transistor, eliminándose el resistor de 1 KΩ.

h) Hallar el valor pico de $v_{omáx}$ y los correspondientes $v_{imáx}$ y $v_{smáx}$, de modo que no recorte ninguna de las etapas del sistema.

E-20. Los circuitos básicos de polarización, estabilizados frente a variaciones de β_F, I_{CO}, I_{DSS}, V_P, k, V_T, utilizan realimentación negativa para la continua, con el objeto de acotar los posibles corrimientos del punto de reposo. Hasta aquí se han tratado dos circuitos elementales con un solo transistor que utilizan este principio: realimentando por colector y realimentando por emisor. A estos dos se deben agregar otras dos configuraciones básicas muy utilizadas, solas o combinadas. Estos circuitos son:




Fig. E-20a




Fig. E-20b

a) Analizar conceptualmente cómo se logra la estabilización de la corriente de colector de la segunda etapa en ambos casos.

b) Suponiendo que se conocen las tensiones de alimentación, las resistencias de polarización y los parámetros de los transistores, establecer el camino a seguir para determinar los puntos de reposo de los dos transistores de ambos circuitos, mediante el planteo analítico y mediante aproximaciones sucesivas.

E-21. Para los siguientes circuitos:

a) Hallar los puntos de reposo de ambos transistores por aproximación (realizar aproximaciones razonables en base a los valores de los elementos del circuito).

b) Analizar conceptualmente cómo están estabilizadas las corrientes de colector.

c) Para el circuito de la figura E-21b, verificar que las tensiones indicadas valen:

$$V_1 = 0{,}97\ V\ ;\ V_2 = 9{,}3\ V\ ;\ V_3 = 3{,}55\ V$$




Fig. E-21a




Fig. E-21b

E-22. El circuito de la figura constituye una estructura básica que se utiliza en los CIM con transistores MOSFET de canal inducido y EMESFET (JFET canal inducido de juntura metal - semiconductor de GaAs), donde T_1 funciona como amplificador, en tanto que T_2 funciona como carga en el drain de T_1. Sabiendo que los dos transistores pueden fabricarse graduando los valores de W y L en forma independiente, determinar la expresión de $A_v = v_{ds1}/v_{gs1}$ en función de las relaciones W_1/W_2 y L_1/L_2, donde W_1 y W_2 son las respectivas dimensiones transversales y L_1 y L_2 las correspondientes longitudes del canal. Se suponen conocidos el resto de los parámetros de los transistores.

E-23. En la siguiente figura se presenta un amplificador integrado con transistores MOSFET. Justificar si pueden utilizarse MOSFET de canal inducido, preformado o cualquiera de los dos tipos. Implementar el mismo circuito con MESFET. ¿Con qué tipo de MESFET, "D" (JFET canal preformado de juntura metal - semiconductor de GaAs) ó "E" (JFET canal inducido de juntura metal - semiconductor de GaAs) puede implementarse esta configuración?.




Fig. E-22

a) Determinar la ubicación del punto de trabajo de cada transistor.

b) Determinar la amplificación de tensión para pequeña señal A_v (despreciar el efecto de la resistencia de polarización de gate de T_1). Datos: V_{DD}=6V; R_G=10 MΩ

MOSFET	MESFET
$\|V_T\|$ = 1,2 V	$\|V_T\|$ = 0,3V
$\|k´\|$ = 50 μA/V^2	$\|k´\|$ = 20 μA/V^2
W_1 = 200 μm	W_1 = 250 μm
L_1 = 2 μm	L_1 = 1 μm
W_2 = 5 μm	W_2 = 5 μm
L_2 = 0,8 μm	L_2 = 5 μm




Fig. E-23

E-24. Dibujar el circuito de señal de un cascode implementado con NMOSFET idénticos de canal inducido, que se supondrán integrados en un mismo sustrato.

V_{TO} = 3 V ; k´ = 50 μA/V^2 ; W= 200 μm ; L= 2 μm ; λ= 0 ; γ= 1,5 $V^{1/2}$; ϕ_P = 0,3 V ; $I_{DQ1} = I_{DQ2}$ = 0,6 mA ; R_{Da} = 2 KΩ ; V_{S2B} = 5 V.

a) Hallar la amplificación de tensión del circuito. Justificar el valor de la amplificación de tensión de la primera etapa.

b) Hallar la amplificación de tensión del circuito si $L_2 = 2L_1$. Justificar el valor de la amplificación de tensión de la primera etapa comparando con la obtenida en **a)**.

c) Dibujar un corte del CI en el que se indique la construcción interna del circuito y los elementos de polarización necesarios.

d) Repetir los puntos anteriores para un CI con DMESFET (D-JFET de GaAs), cuyas características son: V_P = -3 V ; k´ = 50 μA/V^2 ; W = 200 μm ; L = 2 μm ; λ = 0 ; $I_{DQ1} = I_{DQ2}$ = 0,6 mA ; R_{Da} = 2 KΩ

T_1 y T_2 formarán una configuración cascode, siendo este en general el circuito equivalente de un DMESFET con doble gate. En los DMESFET la tensión de umbral adquiere las características de la tensión de estrangulamiento de cualquier JFET con juntura semiconductor-semiconductor, razón por la cual se la suele denominar V_P. En este caso, la tensión sustrato-fuente posee normalmente un efecto despreciable sobre V_P, por lo que no se tendrá en cuenta.

E-25. Para la siguiente configuración CMOS, donde se conocen $(W/L)_1$, k´, V_T y λ ; siendo los tres últimos iguales en valor absoluto para los dos transistores. Son datos también ±V_{DD} y $R_{G1} = R_{G2} = R_G$; $R_{G3} = 8R_G$




Fig. E-25

a) Analizar el funcionamiento del circuito, conectando cada sustrato a puntos tales que los transistores funcionen correctamente.

b) Expresar $(W/L)_2$ en función de $(W/L)_1$ de modo de obtener $V_{OQ} = 0$.

Hallar la expresión de I_{DQ1} y las tensiones de los distintos terminales contra común en función de V_{DD} y los parámetros de los MOSFET.

c) Indicar cómo se modifican V_{OQ}, I_{DQ1} y las tensiones de las tensiones de los distintos terminales contra común si se hace R_{G2} =1, 01. R_{G1}, manteniendo el valor de $(W/L)_2$ hallado en **b)**.

E-26.

$|k| = 4\ mA/V^2$; $|V_T| = 1\ V$; $\lambda = 0{,}02\ V^{-1}$; $\gamma = 0{,}1\ V^{1/2}$; $C_{gs} = 3\ pF$; $C_{gd} = 0{,}5\ pF$




Fig. E-26

a) Teniendo en cuenta que en la configuración del amplificador indicado se utiliza un CI de dos MOSFET, uno de canal preformado y otro inducido, ***justificar cuál transistor debe corresponder a cada tipo de canal***. **Dibujar un corte** del CI con los transistores integrados, indicando el tipo de sustrato, las difusiones necesarias, metalizaciones, etc. y las conexiones accesibles (para el ejemplar preformado dibujar explícitamente el canal con un cierto espesor).

Justificar el punto de conexión del sustrato en el CI para asegurar el correcto funcionamiento del amplificador.

b) Dibujar el circuito de señal a frecuencias medias, **sin reemplazar los transistores por su modelo** y ***hallar por inspección***, la expresión de la amplificación de T1, A_{v1}. Obtener los puntos de reposo de los transistores, si se ajusta R_D -

hallando su valor- de modo que A_{v1} resulte, en valor absoluto, igual a 1,5. Justificar si podría ajustarse R_D y a que valor para que $|A_{v1}|$ sea de 0,5.

Despreciar en principio el efecto sobre los parámetros de los MOSFET de la tensión sustrato-source. ¿Por qué conviene $|A_{v1}|$ algo mayor que la unidad si se requiere alta sensibilidad del amplificador?. ***Analizar cualitativamente*** cómo influiría en los valores de reposo la tensión entre sustrato-source para los casos: **b1)** sustrato conectado a común; **b2)** sustrato conectado a source de T1.

c) ***Obtener por inspección, justificando el procedimiento***, la expresión de amplificación de tensión total A_v y su valor, despreciando en principio la influencia de la tensión sustrato-source. Hallar R_{ig}, R_i, R_{od} y R_o.

Analizar cualitativamente, cómo influye la tensión sustrato-source sobre el modelo de señal y sobre A_{v1} , A_{v2} y A_v total para los casos:

c1) sustrato conectado a común

c2) sustrato conectado a source de T1. Comparar con los valores hallados.

Nota:

¿Podría obtenerse por inspección la expresión de la transferencia completa A_v (ω) desde continua hasta frecuencias medias?. ***Justificar y hallar***, de ser posible, su expresión en función de la pulsación compleja “s” con el valor de polos y ceros.

F. ESTUDIO DE LA RESPUESTA EN FRECUENCIA DE AMPLIFICADORES CON VARIOS TRANSISTORES

F-1. Admitiendo que en los siguientes circuitos, los transistores poseen las siguientes características:

f_T = 300 MHz ; C_μ = 1 pF ; C_{gs} = 4 pF ; C_{gd} = 1 pF ; r_x = 100 Ω ; $V_A \to \infty$; $\lambda = 0$

a) Determinar los valores de la amplificación de tensión y los valores aproximados de las frecuencias de corte inferior y superior

b) Analizar comparativamente la respuesta en frecuencia de las distintas configuraciones. Indicar cuáles de ellas poseen mejor respuesta en altas frecuencias y justificar conceptualmente el por qué, teniendo en cuenta el nivel de las resistencias vistas entre cada nodo y común y las amplificaciones de tensión con que se reflejan las capacitancias que influyen en alta frecuencia a dichos nodos en las distintas etapas. Analizar conceptualmente para cada circuito la existencia o no de un nodo dominante para la respuesta en alta frecuencia.

c) Determinar el tiempo de crecimiento y el porcentaje de declinación de la señal de salida si se aplican señales de entrada cuadrada de distinta frecuencia.

d) Comparar los resultados anteriores con los obtenidos mediante simulación por PSPICE. Obtener conclusiones en cuanto a la validez de aplicación del método de las constantes de tiempo.




Fig. F-1a




Fig. F-1b




Fig. F-1c




Fig. F-1d

I_{DSS}= -16mA ; V_P= 3V y R_{G2} se ajusta para obtener V_{OQ} = 0V

F-2. Obtener la expresión de la frecuencia de corte garantizable para altas frecuencias en una configuración Darlington y en una cuasi Darlington, que funcionen como un transistor equivalente en emisor común. Analizar cuál o cuáles de los nodos pueden considerarse dominantes, admitiendo valores típicos en los parámetros de los transistores y valores de algunos KΩ en los resistores externos.


F-3. a) Obtener los puntos de reposo de los transistores, indicando las tensiones de los tres terminales de cada uno contra común, si se ajusta R_{B2} de modo que la tensión de reposo sobre la carga R_L = 1 KΩ sea V_{OQ} = -2 V. Indicar si en la primera etapa resulta necesario considerar I_{BQ} para la determinación de I_{CQ}. ¿Y en las demás?. ¿Por qué?. Construir una tabla resumen con los valores de corrientes y tensiones contra común de reposo y parámetros de señal.

b) Describir el tipo de análisis que debería hacerse para obtener la RCD de T_4 mediante PSPICE. Implementarlo y comparar valores con los obtenidos por cálculo.

c) Dibujar el circuito de señal sin reemplazar los transistores por su modelo circuital. Obtener por inspección, explicando cómo surgen las expresiones, la resistencia de entrada y de carga de cada etapa, la amplificación de tensión de cada una y la amplificación total $A_v = v_o/v_i$. Definir, obtener por inspección y calcular las resistencias de entrada y salida, R_i y R_o, respectivamente. Obtener A_{vs}.

d) Hallar los valores garantizables para f_l y f_h de A_{vs}. Si se desprecia la influencia de uno o más nodos, se deberá justificar en cada caso. Trazar un diagrama de Bode de módulo y argumento para A_{vs}.

e) Obtener, si es posible, los ceros impuestos por C_S = 0,1 μF y C_B = 3 μF, para A_{vs}. Analizar si puede admitirse que la frecuencia de corte obtenida se encuentra cercana al valor verdadero. ¿Puede despreciarse la interacción entre C_S y C_B?. Justificar.



β = 400 ; V_A = 120 V ; r_x = 400 Ω ; f_T = 300 MHz ; C_μ = 0,4 pF.

Fig. F-3

f) Analizar cualitativamente cómo se modificarían A_{vs}, f_l y f_h si se conecta el capacitor C_B de forma tal de desacoplar totalmente la base de T_3.

g) Analizar en forma cualitativa qué sucede con las corrientes y tensiones de reposo si se disminuye el valor del preset R_{B2} a la mitad del valor ajustado en el punto **a)**.

F-4. Dada la siguiente configuración:

$\beta = 50$; $V_A \rightarrow \infty$; $r_x = 100\Omega$; $C_\mu = 0{,}3$ pF ; $f_T = 300$ MHz ;

$V_T = -1{,}5V$; $k = 1$ mA/V^2 ; $\lambda = 0$; $C_{gs} = 3$pF ; $C_{gd} = 0{,}5$ pF

a) Hallar el valor de R_{G1} de modo tal de obtener una $V_{OQ} = 2V$. Construir una tabla resumen con los valores de reposo de corriente y tensiones de cada terminal contra común, así como de los parámetros de señal: g_m ; r_d , r_π ; r_o ; c_π.




Fig. F-4

b) Dibujar el circuito de señal para frecuencias medias sin reemplazar los transistores por su modelo circuital. Hallar las expresiones (justificando por inspección) y el valor de: las resistencias de entrada, de salida y de carga, así como la amplificación de tensión de cada etapa. Hallar R_i, R_o y A_v totales. Hallar A_{vs}.

c) Hallar el valor de los capacitores de acople y desacople de señal, C_S y C_E, si se quiere garantizar una $f_l = 200$ Hz y que ambos capacitores posean igual frecuencia ficticia asociada. ¿En este caso, ¿la frecuencia ficticia asociada a da capacitor coincidirá con la verdadera?. Justificar.

d) Hallar el valor garantizable de f_h (si se desprecia la influencia de uno o más nodos, se deberá justificar). Trazar el diagrama de Bode aproximado de módulo y argumento para A_{vs}.

e) Repetir los puntos **a)**, **b)** y **c)** si se conecta entre los puntos **"1"** y **"2"** un resistor de 10 KΩ. ¿En qué mejora y en qué empeora el funcionamiento del circuito esta modificación?.

G. AMPLIFICADORES DIFERENCIALES, FUENTES DE CORRIENTE Y CARGAS ACTIVAS. OPERACIONALES

G-1.

Para el amplificador de continua de bajo nivel de potencia de la Fig. G-1a):

a) Determinar los valores de reposo: $I_C = I_{CQ}$; $V_C = V_{CQ} = V_O = V_{OQ}$.




Fig. G-1

V_{CC} = +20V; $-V_{EE}$ = -1,7V; R_C= 10KΩ; R_E= 1KΩ; V_{BEQ}= 0,7V; $\beta_F \cong \beta_O \cong \beta$ = 200; T= 27ºC.

Admitir como simplificación: $r_x = 0$ y $V_A \rightarrow \infty$

b) Para $\Delta v_I = v_i$ = +20mV, (Fig. G-1b); determinar los nuevos valores de i_C y v_O y los correspondientes:

$$\Delta i_C = (i_{C(+20mV)} - I_{CQ}) = i_c \text{ y } \Delta v_O = (v_{O(+20mV)} - V_{OQ}) = v_o$$

Suponer V_{BE} = 0,7 V = cte.

De acuerdo con la nomenclatura adoptada; los incrementos de tensión o corriente sean o no de continua, se indicarán en letras minúsculas con subíndice minúsculo.

A partir de los valores extremos de i_C, calcular el valor aproximado de Δv_{BE} utilizando la ecuación de transferencia $I_C = I_S\, e^{VBE/VT}$. Extraer conclusiones. Obtener Δv_{BE} mediante simulación.

c) Calcular la amplificación de tensión como relación de incrementos al variar los valores de continua, es decir $A_V = \Delta v_O / \Delta v_I$. Del mismo modo, determinar la resistencia de entrada incremental del circuito amplificador vista desde la base del transistor; $R_i = \Delta v_I / \Delta i_B$, donde:

$$\Delta i_B = (i_{B\,(+20mV)} - I_{BQ}) = i_b.$$

Hallar $A_V = v_o / v_i$ para señales incrementales de baja frecuencia, utilizando el modelo circuital de señal correspondiente. Determinar $R_i = v_i / i_p$; (Fig. G-1c).

Comparar con los valores obtenidos a partir de evaluar las modificaciones de corrientes y tensiones continuas al aplicar un

incremento de continua $\Delta v_I = v_i = v_b$ en la tensión de base.

Para la aplicación del modelo incremental de bajas frecuencias, deberá conocerse cuál es el máximo incremento de señal que se puede llegar a admitir dentro de un cierto margen de tolerancia. Por ejemplo, para v_i = 20mV, indicar si se puede admitir linealidad con una incidencia menor que el 10 % del término cuadrático del desarrollo en serie de Taylor en la ecuación del transistor; $I_C = I_S\ e^{VBE/VT}$, verificando que $\Delta v_{BE} = v_{be} << 2V_T$.

d) Suponiendo que v_i = 0, determinar los nuevos valores extremos de I_{CQ}, V_{CQ} y el ΔV_{OQ},

si la temperatura ambiente varía entre 27ºC y 37ºC (10ºC de incremento) y se admite que V_{BEQ} = 0,7 V a 27ºC. Considerar para el cálculo manual $\Delta V_{BE} / \Delta T \cong$ -2mV / ºC.

Calcular ΔI_{CQ} y la variación porcentual de ΔI_{CQ} / I_{CQmin}. Comparar ΔV_{OQ} con el Δv_O calculado en b) y extraer conclusiones. Es importante notar que el valor de $\Delta v_{BE} = v_{be}$ producido por la señal v_i es muy inferior al $\Delta v_{BE} = \Delta V_{BE}$ térmico y que *ambos en valor absoluto suman 20mV*.

G-2.

a) Con los mismos datos indicados en el punto a) del problema 1, salvo $-V_{EE}$ y R_E:

V_{CC} = +20 V ; $-V_{EE}$ = -20 V ; R_C = 10KΩ ; V_{BE} = 0,7 V

$\beta_F \cong \beta_O \cong \beta$ = 200 ; r_x = 0 y $V_A \rightarrow \infty$

Determinar para v_i = 0, el valor de R_E de modo que por el transistor y el diodo circule en cada uno 1 mA. Tener en cuenta que las dos corrientes deberán ser iguales de acuerdo con la hipótesis de suponer características idénticas para ambas junturas.




Fig. G-2

b) Construir el circuito de señal, sin reemplazar los dispositivos por su modelo. Obtener las expresiones y calcular, la amplificación de tensión $A_V=v_o/v_i$ y $R_i=v_i/i_b$. Comparar con los valores obtenidos en el punto c) del problema 1.

c) Verificar que para v_i = ± 20 mV.u(t), el circuito permanece en la zona de funcionamiento sin recorte.

d) Se aplica una tensión v_i = + 20 mV.u(t) entre la base del transistor y el punto común. Admitiendo en primera aproximación la validez de la aplicación del modelo incremental, calcular:

$\Delta i_B = i_b$, $\Delta i_C = i_c$, $\Delta i_D = i_d$, $\Delta i_{EE} = i_e$, $\Delta V_E = v_e$, $\Delta v_O = v_o$. Indicar sobre el circuito de señal, el sentido de referencia, el valor y el signo de los incrementos. Comparar los incrementos entre sí y observar que puede considerarse que el incremento Δi_B se cierra a través del circuito del diodo, manteniéndose I_{EE} prácticamente constante.

e) Para v_i = 0 y una variación de temperatura ambiente entre 27ºC y 37ºC, admitiendo que $V_{BE} = V_D$ = 0,7 V a 27ºC y que ambas junturas varían exactamente del mismo modo con la temperatura ($\Delta V_{BE} / \Delta T = \Delta V_D / \Delta T$ = - 2 mV / ºC), calcular:

Las tensiones extremas del terminal de emisor contra común y su incremento total ΔV_E. Los valores extremos de $V_O = V_C$ y el ΔV_O. Calcular $\Delta V_O/\Delta V_{BE}$ y comparar con el valor de $A_V = v_o/v_i$.

f) Calcular qué señal de entrada v_i debería aplicarse para obtener la misma variación en la tensión de salida que la calculada en e_3). ¿Cuál será el valor mínimo de v_i que podría amplificarse de modo que se enmascare la variación de la tensión de salida por efecto térmico, dentro de un 10 % de error?.

G-3.




Fig. G-3a

El circuito de la Fig. G-3a muestra al de la Fig. G-2 modificado con el reemplazo del diodo por un transistor. De este modo se

obtiene un circuito formado por dos transistores que forman un *par acoplado por emisor* si se utilizan transistores bipolares (o un *par acoplado por fuente o source*, si se usan transistores de efecto de campo). Se tomarán los mismos valores de V_{CC}, V_{EE}, R_C, R_E y β (se considerará $V_A \rightarrow \infty$ y $r_x = 0$) utilizados en el problema 2.

a) Determinar los puntos de reposo de ambos transistores indicando las respectivas tensiones de los electrodos contra común para $v_{i1}=v_{i2}=0$

b) Dibujar el modelo circuital incremental. Determinar $v_o = f(v_{i1}; v_{i2})$.

c) Definir y obtener la expresión de la amplificación de modo diferencial, $v_o / (v_{i1} - v_{i2})$, aplicando superposición de las señales de entrada v_{i1} y v_{i2}. Calcular su valor.

d) Obtener las resistencias de entrada vistas por cada generador de señal.

e) Definir y obtener la expresión de la amplificación $v_o /[(v_{i1}+v_{i2})/2]$. Calcular su valor. Observar que en este caso, la expresión a hallar deberá obtenerse sin aproximaciones ni despreciar términos, para evitar que el valor resultante sea nulo.

f) Tomando $\beta = 200$ y $V_{BE} = 0{,}7$ V a 27ºC, obtener los incrementos y la variación porcentual de I_{CQ1}, I_{CQ2}, $I_{EE} = I_O$, V_E y V_O para $v_{i1} = v_{i2} = 0$, si la temperatura varía entre 27ºC y 37ºC. V_{BE} varía en la forma ya indicada en problemas anteriores.




Fig. G-3b

g) Se modifica el circuito de la Fig. G-3a mediante el agregado de una resistencia en el colector del segundo transistor de modo que sea $R_{C1} = R_{C2} = R_C = 10$ KΩ , como se indica en el circuito de la Fig. G-3b. Obtener la expresión de v_{o1} en función de v_{i1} y v_{i2} y calcular su valor para:

g_1) $v_{i1} = 1$ mV; $v_{i2} = -1$ mV **g_2)** $v_{i1} = 2$ mV; $v_{i2} = 0$ V

g_3) $v_{i1} = 1$ mV; $v_{i2} = 1$ mV **g_4)** $v_{i1} = 1$ V ; $v_{i2} = 1$ V

g_5) v_{i1} = 1,001V ; v_{i2} = 0,999 V

Analizar los puntos g_3) y g_4) y comprobar que la tensión v_{o1} que se obtiene en estos casos resulta ser: $v_{o1} = A_{V1c}.v_{ic}$, siendo $v_{i1}=v_{i2}=v_{ic}$ y A_{V1c} la amplificación de tensión para una señal común a ambas entradas (modo común) con la salida en el colector de T_1.

Repetir el análisis anterior para v_{o2}, donde se obtendrá una relación similar a la indicada pero con A_{V2c} (amplificación de modo común con la salida en el colector de T_2). Por último, obtener $\Delta V_{O3}=v_{o3}=v_{o1}-v_{o2}$.

Nota: Observar las diferencias respecto a los valores calculados que aparecerán cuando la señal diferencial de entrada sea suficientemente grande como para que queden puestos en evidencia los efectos de alinealidades de las características de los dispositivos.

G-4.

a) Para el circuito de la Fig. G-3b, definir, determinar las expresiones y los valores de las resistencias de entrada vistas desde los terminales de base para la señal de modo diferencial, R_{id}, y para la señal de modo común, R_{ic}.

De acuerdo a los valores hallados, analizar por qué puede considerarse al nodo de los emisores como si estuviera conectado a una *masa virtual* a los efectos de la señal diferencial (incremento nulo de tensión en el punto de unión de los emisores: $\Delta v_E = v_e = 0$).

Analizar también por qué se dice que *prácticamente toda la señal de modo común v_{ic} cae sobre R_E* ($\Delta v_E = v_e \cong v_{ic}$).

b) Determinar las resistencias de salida vistas desde el terminal de salida de T_1 contra común, desde el de T_2 contra común y desde ambos terminales en forma flotante (diferencial), R_{o1} , R_{o2} y $R_{o3} = R_{od}$, respectivamente.

Si al amplificador del problema 3 se lo excita con dos generadores v_{S1} y v_{S2}, de resistencias internas iguales, R_S = 1 KΩ, teniendo en cuenta que se considera al amplificador perfectamente simétrico, pueden definirse las tensiones en vacío de excitación de modo común y modo diferencial de manera análoga a la realizada para las tensiones aplicadas a las bases de los transistores: $v_{Sd}=v_{S1}-v_{S2}$ y $v_{Sc}=(v_{S1}+v_{S2})/2$. Analizar para qué valores de R_S puede admitirse que $A_{VS1d} > 0{,}9A_{V1d}$. Observar que, en esos casos será $A_{VS1c} \cong A_{V1c}$. Es decir, se buscará que $R_{id} >> R_S$ ya que se cumple $R_{ic} >> R_{id}$.

G-5.

a) Se utiliza el circuito de la Fig. G-3b) en la configuración de la Fig. G-5a. Obtener la tensión sobre R_L ($v_o = v_{od}$) por superposición de las entradas de modo diferencial y modo común y calcular la relación entre $A_{Vdd}=v_{od}/v_{id}$, para $v_{ic}= 0$ y $A_{Vdc}=v_{od}/v_{ic}$, para $v_{id}= 0$, admitiendo

$R_L >> 2R_C$ y una diferencia o desapareamiento entre las áreas de emisor de T_1 y T_2 de valor: $\Delta A_E / A_E = \Delta I_S / I_S = 0{,}02$ (2%). Expresarla en veces y en dB.




Fig. G-5a

b) Repetir el punto a) para $v_o = v_{o2}$, en el circuito de la Fig. G-5b), admitiendo $R_L >> R_C$. Observar que en este caso la influencia del desapareamiento en los valores de A_{V2d} y A_{V2c} resulta despreciable.




Fig. G-5b

G-6.

El AD de la Fig. G-3b puede representarse del modo que se indica en la Fig. G-6a, donde se pone de manifiesto las dos entradas y las dos salidas del amplificador.

Supondremos un juego de valores para las cuatro amplificaciones que definen el sistema de ecuaciones $v_{od} = f(v_{id}, v_{ic})$ y $v_{oc} = f(v_{id}, v_{ic})$:

A_{Vdd} = -400 A_{Vcc} = 0,5 A_{Vdc}= 0,01 A_{Vcd} = 0,002




Fig. G-6a

a) Admitiendo $R_L >> R_o$, determinar: $v_o = v_{od} = f(v_{id}, v_{ic})$. Calcular el valor de la correspondiente RRMC.

b) Partiendo del circuito de la Fig. G-3b, obtener mediante simulación qué valor de desapareamiento en las I_S de los transistores deberá existir para obtener el valor de Av_{dc} indicado anteriomente. Se entiende por valor de desapareamiento la variación relativa porcentual $(I_{S1} - I_{S2}) / I_{S1}$. Notar que un muy pequeño desapareamiento (del orden del 1% al 5%) puede llegar a provocar los niveles de amplificación cruzada indicados.

c) Si se conectan en cascada dos amplificadores idénticos al del problema, en la configuración que se muestra en la Fig. G-6b y se admite para simplificar que:

- La resistencia de entrada diferencial del segundo amplificador es mucho mayor que la de salida del primero, es decir $R_{id2} >> R_{od1}$ de modo de admitir que el segundo amplificador no carga al primero.
- $R_L >> R_o$.




Fig. G-6b

Determinar en base al planteo de los sistemas de ecuaciones correspondientes a los dos amplificadores: $v_o = v_{od2} = f(v_{id1}, v_{ic1})$. Calcular v_{od2}/v_{id1} y v_{od2}/v_{ic1}. Obtener el valor del factor de mérito correspondiente a su cociente.




Fig. G-6c

d) Con un amplificador diferencial se desea medir la tensión de salida del circuito puente mostrado en la Fig. G-6c. En este caso, podemos ver que el equivalente Thévenin del puente, visto desde las entradas inversora y no inversora del amplificador representan los generadores de excitación v_{S1} y v_{S2} con sus respectivas resistencias internas. Notar que el pequeño desbalance del puente permite admitir simetría a los efectos de las resistencias internas de los generadores de excitación.

Datos: R = 2 KΩ ; R_1 = 1,984 KΩ ; V = 1 V ; Av_{dd}= -400.

Admitir la resistencia de entrada del amplificador diferencial mucho mayor que las resistencias del puente. Determinar:

El equivalente de Thévenin de cada uno de los terminales de salida del puente.

d_1) v_{od} si entre las salidas inversora y la no inversora se conecta un voltímetro de alta impedancia interna.

d_2) v_{od} si el voltímetro se conecta entre las salidas inversora y no inversora, y el amplifica-dor diferencial utilizado tiene una RRMC = Av_{dd}/Av_{dc} = 72dB. Extraer conclusiones.

G-7.

Para minimizar los efectos de las señales de modo común, se necesita aumentar el valor que presenta la resistencia de emisor frente a las variaciones de señales de modo común. La solución consiste en utilizar una fuente de corriente constante para polarizar los emisores, que posea la mayor resistencia dinámica de salida posible – Fig. G-7a -.




Fig. G-7a

a) Las fuentes de corriente mas simples se pueden obtener mediante transistores convenientemente polarizados, como los circuitos de la Fig. G-7b. Obtener para ambos la expresión de la resistencia de salida, R_o, vista desde la carga R_L. Admitir r_x = 0. Analizar los resultados.

b) Justificar cuál de las fuentes resulta más estable frente a:

b_1) variaciones de β.

b_2) variaciones de la tensión de barrera V_{BE}.

Obtener la expresión de dI_O/dT para ambos circuitos teniendo en cuenta las variaciones típicas con la temperatura de β (1% / ^oC) y de V_{BE} (-2mV / ^oC).




Fig. G-7b

c) La fuente de corriente mas simple utilizada en CIM es la conocida como *espejo de corriente* (Fig. G-7c). Admitiendo $r_x = 0$ y $V_A \rightarrow \infty$, determinar I_{C1} e $I_{C2} = I_O$ en función de la corriente de referencia, I_r y esta última en función de $V_{CC} = V_r$ y R_r. Considerar la influencia de las corrientes de base de los transistores en la expresión a determinar. ¿Qué parámetro de los transistores o del circuito convendría modificar a fin de obtener una fuente de corriente espejo ideal (copia perfecta)?. Definiendo como *factor de copia* el cociente I_O/I_r, determinar su valor.

Calcular los valores de I_{C1} e I_{C2} para $V_r = 20$ V, $R_r = 47$ KΩ, $\beta = 200$.




Fig. G-7c

d) Suponiendo que el β de ambos transistores permanece constante con la temperatura, determinar dI_O/dT para V_r=10 V y R_r=10 KΩ.

e) Suponiendo $V_{BE} = 0{,}7$ V, calcular $dI_O/d\beta$.

f) Si la tensión de Early es $V_A = 130$ V, determinar R_o para los datos del punto a).

g) Para el valor particular $R_L = 4$ KΩ , determinar la relación I_{C2}/I_{C1} y sus valores, si se tiene en cuenta el efecto de la tensión de Early en la determinación de I_{C1} e I_{C2} para los datos del punto a). Analizar su incidencia.

G-8.

a) Analizar las causas de los posibles desapareamientos y discutir los

valores característicos de la tensión de offset en un AD con transistores bipolares a partir de hojas de datos de amplificadores operacionales especificados por el fabricante. Tener en cuenta que, en general el desapareamiento de algún parámetro particular de un dispositivo no superará el 5% en circuitos integrados de tecnología actual.


b) Repetir el análisis del punto anterior para un AD con transistores de efecto de campo JFET y transistores MOSFET.

c) Se define *corriente residual* o de *offset* como la que provee un generador de corriente diferencial que tenga en cuenta la diferencia de corrientes de base. ¿Será necesario considerar la corriente de offset para un AD con FETs?.

d) Datos:

- $|V_{CC}| = |V_{EE}| = 20$ V ; $I_O = 2$ mA.
- Figura G-8a): $R_{C1} = R_{C2} = 10$ KΩ ; $R_{Er1} + R_{Er2} = 50\Omega$.
- Figura G-8b): $R_{C1} = R_{C2} = 5$ KΩ ; $R_{Er1} = R_{Er2} = 250\Omega$.

Analizar en qué se basa cada una del técnicas de ajuste de offset indicadas en las Figs. G-8a y b. ¿Cuál se utiliza normalmente en CIM?.



(a) Fig. G-8 (b)

e)

- Obtener el valor de V_{off} en un par acoplado por emisor si se admite que la tensión de offset se debe a una diferencia ΔI_S entre las corrientes de saturación inversa de los transistores, tal que $(\Delta I_S / I_S) = 0{,}02$ (desapareamiento del 2 %).
- Obtener el valor de V_{off} si se admite que el desapareamiento se debe únicamente a una dispersión $\Delta\beta$ entre los valores de β de los transistores, tal que $(\Delta\beta/\beta) = 0{,}02$ (desapareamiento del 2 %) y se conectan resistores de 1 KΩ en ambas bases.
- Obtener el valor correspondiente de I_{off} para el caso anterior. Observar que en este caso, donde el único desapareamiento es $\Delta\beta$, si se corrige I_{off} no será necesario corregir por V_{off}.

- ¿Cuál de las dispersiones analizadas tendrá mayor influencia en el valor de las tensión residual si existieran ambas? (Considerar a los efectos del signo del desapareamiento el peor caso).
- Si el potenciómetro respectivo se ajusta de modo de lograr salida diferencial nula cuando se conecten las entradas a común, analizar las derivas térmicas que se tendrán en la tensión y corriente residual, $\Delta V_{off}/\Delta T$ y $\Delta I_{off}/\Delta T$, respectivamente.

f) Si se admite, para un análisis simplificado, que $V_{off} = 0$ e $I_{off} = 0$ para T = 27ºC; si la temperatura varía entre 27ºC y 37ºC y se acepta que:

$\Delta V_{BE}/\Delta T = -2$ mV/ºC ; $\Delta V_{off}/\Delta T = \Delta (V_{BE1} - V_{BE2})/ \Delta T = 2\ \Delta V/ºC$;

$\Delta I_{off}/\Delta T = 5$ nA/ºC.

Obtener la variación de la tensión de salida para el circuito utilizado en el punto e) si se cortocircuitan las entradas y la temperatura varía entre ambos extremos. Entender la deriva térmica (tanto de tensión como de corriente) como una fuente de señal perturbadora (de tensión o corriente) de modo diferencial de valor:

$$v_{id} = (\Delta V_{off}/\Delta T).(T_{máx}-T_{mín}) \text{ e } i_{id} = (\Delta I_{off}/\Delta T).(T_{máx} - T_{mín})$$

g) Justificar la relación: $RRMC = |A_{Vdd}/A_{Vdc}| = (dV_{off}/dV_{ic})^{-1}$ para $v_{Od} = 0$.

h) Analizar el significado de la *Sensibilidad de la tensión residual de entrada* y los valores típicos que brindan los fabricantes para los OPAMPS.

RRFA (o SVRR) = $\Delta V_{off} / \Delta V_{CC}$ para $\Delta V_{Od} = v_{od} = 0$

RRFA (o SVRR) = $\Delta V_{Od} / \Delta V_{CC}$ para $\Delta v_{Id} = \Delta v_{Ic} = 0$

G-9.

El circuito de la Fig. G-9 representa el esquema simplificado de un amplificador operacional integrado (OPAMP) en cuya salida se conectó una carga $R_L = 100\Omega$.

De dicho circuito se conoce:

$\beta_1 = \beta_2 = \beta_3 = \beta_4 = \beta_6 = 400$; $\beta_5 = 100$.

Se admite $r_x \cong 0$ y $V_A \cong 130$ V para todos los transistores.

$R_{C1}=R_{C2}= 10K\Omega$; $R_r= 39{,}3K\Omega$; $R_{E5}= 4{,}3K\Omega$; $R_{C5}= 20{,}7K\Omega$; $R_{E6}= 10K\Omega$.

$|V_{CC}| = |V_{EE}| = 20$ V.

a) Determinar los puntos de reposo de todos los transistores indicando las respectivas tensiones de todos los electrodos a común. Despreciar, al sólo efecto de los cálculos de este punto, la corrección por efecto Early.

b) Determinar la amplificación de tensión $A_V = v_o/v_i$, R_i y R_o. Determinar $v_o = f(v_{id},v_{ic})$ y las amplificaciones totales A_{Vd} y A_{Vc} . Determinar la RRMC del circuito.

c) Calcular el *Rango de tensión de modo común* para este circuito.




Fig. G-9

d) Analizar las diferencias en los valores de los puntos de reposo al tener en cuenta el valor de V_A en el cálculo. Extaer conclusiones. Podría entenderse esta diferencia en el valor de la tensión de salida como debida a una señal perturbadora existente en algún punto del circuito. En este caso, la variación de i_{C4} debida al efecto Early, respecto a su valor calculado originalmente (al que llamaremos I_{CQ4}), puede representarse como el incremento en la corriente de la fuente T_3-T_4: $\Delta i_{C4} \cong I_{CQ4}.(V_{CE}/V_A)$ provocado por una *señal de modo común equivalente*.

G-10.

Para cada uno de las fuentes de corriente de la Fig. G-10, se conoce:

β = 100, r_x = 0 y V_A = 130 V para todos los transistores.

|V| = 10 V.

En caso de ser necesario, admitir que la polarización de la fuente de corriente se realiza mediante una tensión Vr, en serie con una resistencia genérica de valor Rr.

Admitir que existe una fuente de tensión ideal de valor “V” entre el terminal de salida y común.

a) Para cada una determinar:

a_1) Los puntos de reposo de todos los transistores indicando las respectivas tensiones de todos los electrodos a común. Suponiendo que en la salida del circuito se colocara una fuente de tensión ideal, cual sería su mínimo valor de tensión de manera que todos los transistores continúen trabajando en modo activo directo? Despreciar, al sólo efecto de los cálculos de este punto, la corrección por efecto Early.

a_2) El factor de copia, definido como I_O/Ir.

a_3) La resistencia incremental vista desde el terminal por donde ingresa la corriente de referencia Ir.

a_4) La resistencia incremental de salida. Esto es, la resistencia incremental vista desde el terminal por donde drena la corriente I_O,R_o.




Fig. G-10

b) Comparar los resultados obtenidos en a) y extraer conclusiones.

c) Dibujar el circuito complementario correspondiente a la fuente de corriente espejo simple - suponiendo que se utilizan transistores PNP laterales con una ganancia de corriente de 50. Para el circuito obtenido, cómo se modifican los valores calculados en el punto a)? Extraiga conclusiones.

d) Analizar la posibilidad de implementar los circuitos anteriores mediante transistores JFET y MOSFET.

G-11.

a) Se supone que se conoce la relación estática entre $V_{id} = V_{B1}-V_{B2}$ y la corriente de colector de cada transistor de los circuitos de la Fig. G-11a. El bloque que carga al AD representa una fuente espejo de copia "*a*".Determinar para ellos, las caracteristicas estáticas de I_O en función de Ip y V_{id}. Obtener, además, la expresión de $g_{md} = dI_O / dV_{id}$. Para ambos casos, Suponer *"a"* igual y distinto a la unidad. ¿Que valor convendría tomar?. ¿Por qué?.




Fig. G-11a

b) Considere el circuito de la Fig. G-11b. Repetir los cálculos realizados en el ítem anterior, y comparar los resultados. ¿Que ventajas y desventajas presenta una configuración respecto a la otra?




Fig. G-11b

c) Suponiendo conocido en el circuito de la Fig. G-11c el valor de la fuente de corriente ideal I_O y los parámetros de los transistores T1=T2 y T3=T4, explicar para qué se incluye T5. Obtener las relaciones de I_{S5} y β_5 con I_O, y los parámetros del resto de los TBJ, para que dicho transistor pueda cumplir con la finalidad para la que se lo incluyó.




Fig. G-11c

G-12.

El circuito de la Fig. G-12a representa el esquema simplificado de un amplificador operacional integrado (OPAMP) con CMOS, mientras que la Fig. G-12b representa el modelo para señal, considerándolo como una red bipuerta, donde en general puede admitirse que idealmente:

$R_i \rightarrow \infty$, $R_o \rightarrow 0$ y $A_{vo} \rightarrow \infty$ (en el modelo real, en general serán: $R_i > 1M\Omega$, $R_o < 10\Omega$ y $A_{vo} > 10^4$).

a) Mediante un análisis de incrementos, justificar la ubicación de los terminales de entrada inversor y no inversor indicados.




Fig. G-12

(a) (b)

b) ¿Cómo se comporta el circuito de la Fig. G-12c? ¿Puede asegurarse $V_{OQ} \cong 0V$ si v_i es una senoidal de pequeña amplitud?.





Fig. G-12c

G-13.

Al OPAMP del ejercicio anterior, se lo utiliza en los circuitos indicados en las Figs. G-13a y b. Analizar el tipo de realimentación que se tiene en cada caso, determinando los bloques: generador, carga, amplificador y realimentador "k". ¿Qué muestrea?, ¿qué suma?, ¿qué parámetro del amplificador estabiliza?, ¿cómo se define "k"?, ¿por qué la realimentación es negativa?, ¿cuál es el valor de k?, ¿cuál es el valor del parámetro estabilizado si se admite $|A_o k| >> 1$?. ¿Se cumple esta última condición?.



(a) (b)

Fig. G-13

G-14.

Al OPAMP del ejercicio anterior, se lo utiliza en los circuitos indicados en las Figs. G-14a y b, (se omitieron las fuentes de alimentación en el

esquema). Demostrar que se comportan como amplificadores diferenciales. Compararlos entre sí y justificar por qué al segundo se lo conoce como amplificador de instrumentación.




Fig. G-14a






Fig. G-14b

G-15.

El circuito de la Fig. G-11b, se lo denomina amplificador de transconductancia (¿por qué?) u OTA. Se lo simboliza como se indica en la Fig. G-15a. Analizar el comportamiento de este amplificador conectado como se indica en la Fig. G-15b, respecto al circuito con un OPAMP de la Fig. G-15c. Extraer conclusiones.



(a)



(b) (c)

Fig. G-15

G-16.

Justificar por qué al circuito de la Fig. G-16 se lo denomina integrador diferencial.




Fig. G-16

G-17.

Obtener por inspección la expresión de R_i. Justificar por qué a este circuito se lo denomina girador. Analizar la realimentación.




Fig. G-17

G-18.

Para el circuito de las Fig. G-18: Analizar el tipo de realimentación que se tiene, determinando los bloques: generador, carga, amplificador y realimentador "k". ¿Qué muestrea?, ¿qué suma?, ¿por qué la realimentación es negativa?, ¿cuál es el valor de k?, ¿cuál es el valor del parámetro estabilizado si se admite $|A_o k| >> 1$?. Obtener I_o.





Fig. G-18

G-19.

¿Cómo se comporta el circuito de la Fig. G-19a para valores de R_L < 5K?. ¿Qué función cumple el TBJ en el circuito de la Fig. G-19b, ¿Cuál es el valor de V_{OQ}?.



(a) (b)

Fig. G-19

Apéndice A
Semiconductores, junturas y dispositivos sólidos activos

A.1. Semiconductores

Introducción

Para poder explicar la física de los semiconductores (germanio, silicio o materiales compuestos, como el arseniuro de galio, fosfuro de galio, carburo de silicio, etc.) podemos utilizar dos modelos diferentes:

El primer modelo es de análisis cualitativo y se lo conoce como *modelo de enlaces*. En la estructura diamante del germanio y del silicio, cada átomo forma cuatro enlaces covalentes con los cuatro átomos que lo rodean. Para romper una unión y que surja un electrón libre, debemos comunicar energía al sólido, lo que implica subir la temperatura. A $T > 0^oK$, al romperse una unión, surge un electrón libre animado de energía de agitación térmica que lo hace moverse al azar. El lugar que deja el electrón se lo denomina laguna o hueco. Este hecho provoca una no neutralidad eléctrica, por lo que un electrón ligado de un enlace cercano puede introducirse en el lugar vacante, dejando a su vez un nuevo hueco. Es decir, todo sucede como si una partícula de carga positiva se hubiese desplazado en sentido contrario al movimiento del electrón. Podemos decir entonces que la conducción en un semiconductor se debe tanto a una corriente de electrones libres como de lagunas.

El segundo modelo, es de análisis cuantitativo y se lo conoce como *modelo de bandas*. Si tengo dos átomos separados con un mismo nivel de energía permitido, puedo tener dos electrones en cada átomo, debido al spin. Cuando se van acercando, por el principio de exclusión de Pauli, dicho nivel deberá desdoblarse en dos subniveles. En el caso de tener N átomos con un mismo nivel de energía permitido, dicho nivel se desdoblará en N niveles, formando una banda de energía cuasi continua (dada la gran cantidad de átomos que interactúan), donde se ubicarán los 2N electrones [(1)].

La densidad de corriente *J*, será $J = q\Sigma v_i$, donde se sumarán todos los electrones de la banda por unidad de volumen. Tanto en una banda vacía, como en una llena, $J = 0$. En una banda casi vacía, la corriente estará dada por los electrones que pasaron a los niveles permitidos superiores por ser más energéticos. Mientras que en una banda casi llena, la corriente puede ser expresada por la producida por los estados vacantes, tratados como partículas de carga positiva (huecos).

En los semiconductores, entre la última banda llena (cuyo nivel superior se denomina energía de valencia, *Ev*) y la primera vacía (cuyo nivel inferior se lo denomina energía de conducción, *Ec*), habrá una zona de energía prohibida o "*gap*", $Eg = Ec - Ev$. Los semiconductores poseen valores de *Eg* entre *0,5 eV* y *5 eV*. Valores superiores de *Eg* corresponden a materiales aisladores.

(1) Dado un sólido de distancia interatómica "*a*", su diagrama de bandas es equivalente a hacer un corte en el diagrama de distribución de niveles de energía a una distancia "*a*".

A.1.1. Semiconductores en equilibrio

Un semiconductor se encuentra en *equilibrio térmico*, cuando se encuentra a temperatura constante en el tiempo y uniforme en el espacio y ningún agente físico o químico externo actúa sobre él, salvo el intercambio térmico con el medio ambiente. En ese caso, si cada proceso que ocurre en el material se encuentra contrarrestado por otro proceso opuesto, se dice que se encuentra en *equilibrio termodinámico*. En este caso, la generación térmica de pares electrón –hueco por unidad de tiempo y de volumen (excitación de un electrón desde la banda de valencia a la de conducción) resulta igual a la recombinación térmica de pares por unidad de tiempo y de volumen (desexcitación de un electrón desde la banda de conducción a la de valencia).

La generación dependerá de la temperatura, mientras que la recombinación dependerá también de la concentración de electrones "*n*" en la banda de conducción y de la concentración "*p*" de huecos en la banda de valencia, dado que ambos deben interactuar para que la recombinación ocurra:

$$g = f_1(T) = r = n.p.f_2(T) \Rightarrow n.p = f_3(T)$$

Es decir, el producto de las concentraciones de electrones y huecos en un dado semiconductor en equilibrio térmico es sólo función de la temperatura.

Si aplicamos esta afirmación para un semiconductor puro o *intrínseco* [(1)], donde $n = p = n_i$, entonces $n_i^2 = f_3(T)$, y como la concentración intrínseca es constante para un semiconductor a una dada temperatura, es posible reemplazar n_i para obtener $n.p = n_i^2$ (ecuación válida para semiconductores intrínsecos o extrínsecos en equilibrio termodinámico).

A.1.2. Semiconductores extrínsecos

La forma más usada de controlar el número de portadores en un semiconductor, es incorporando impurezas que ocupan en la red cristalina el mismo lugar del átomo substituído.

Supongamos que agregamos impurezas correspondientes al grupo V de la tabla periódica (5 electrones de valencia). El quinto electrón no estará unido por unión covalente como los otros cuatro con átomos vecinos del semiconductor. Sólo se encuentra unido al átomo de impurezas por un exceso de carga positiva del núcleo. Con una pequeña cantidad de energía ($T > 0^oK$) este quinto electrón puede romper su enlace electrostático y convertirse en electrón libre, dejando un ión positivo. Este tipo de impurezas se denominan *donoras*.

(1) Se considera intrínseco cuando tiene hasta 1 átomo de impureza por cada 10^{10} átomos de semiconductor. Cada electrón excitado a la banda de conducción deja un hueco en la banda de valencia. Es decir, los electrones y huecos se crean de a pares.

Si agregamos impurezas correspondientes al grupo III (3 electrones de valencia), los tres electrones de valencia se unirán por enlaces covalentes con tres átomos vecinos de semiconductor, dejando un enlace vacante. Con una pequeña cantidad de energía ($T > 0^oK$), un electrón de un enlace covalente vecino puede ocupar dicho enlace vacante y crear una laguna, dejando negativo al ión de impureza. Este tipo de impurezas se denominan *aceptoras*.

Un semiconductor con impurezas donoras o aceptoras, se lo denomina *extrínseco*.

Cuando el número de átomos donores por unidad de volumen, N_D es mayor que el de aceptores, N_A, se dice que el semiconductor es de *tipo N*. En el caso opuesto, se dice que es de *tipo P*. Ambas cantidades deberán ser mucho menores que el número total de átomos del semiconductor (10^{22} *átomos/cm*^{3}), en caso contrario se dice que el material se encuentra degenerado y pierde sus propiedades de monocristal para transformarse en cristal amorfo.

Entonces, existen dos formas para obtener portadores libres en un semiconductor: por generación térmica en átomos propios o por ionización de átomos de impurezas.

Supongamos un semiconductor tipo N, fuertemente contaminado o *dopado mayoritariamente con* $N_D >> n_{generación\ intrínseca}$ y $N_A = 0$. Podemos decir que por encima de los 200^oK, ya todos los átomos de impureza están ionizados (los componentes semiconductores trabajarán normalmente entre *200* y 450^oK). Entonces, la cantidad de electrones libres estará dado por:

$$n = n_{átomos\ de\ impurezas} + n_{generación\ intrínseca} \cong N_D$$

Mientras que la cantidad de huecos corresponderá sólo a la generada térmicamente (pues la generación intrínseca produce de a pares electrón - hueco):

$$p = p_{generación\ intrínseca} = n_{generación\ intrínseca} \leq n_i$$

Podemos concluir que, bajo estas condiciones típicas, la concentración de portadores mayoritarios es prácticamente constante, mientras que la de minoritarios depende fuertemente de la temperatura.

A.1.3. Conductividad

En un cristal, a temperaturas mayores que 0^oK, los electrones y los huecos son particulas casi libres en el sentido que no están asociados a ningún sitio en particular de la red y se mueven aleatoriamente colisionando con la red (con un tiempo libre medio entre colisiones) a la cual le entregan energía en cada proceso de choque.

Cuando aplicamos un campo eléctrico E sobre el cristal, en promedio los electrones se deslizarán en sentido contrario al campo con una velocidad de corrimiento v_c.

La *densidad de corriente* que fluye en la dirección del campo será:

$$J_n = n.q.\mu_n.E.$$

La *movilidad* μ_n describe la facilidad con la que un electrón se mueve bajo la acción de un campo aplicado.

Haciendo un análisis similar con los huecos, se obtiene que la densidad de corriente total será la suma de la de huecos y electrones:

$$J = q.(n.\mu_n + p.\mu_p).E = \sigma.E$$

La *conductividad* σ representa la facilidad con que el campo genera una densidad de corriente en un material.

En un semiconductor la movilidad de los electrones es mayor que la de los huecos (3 veces más en *Si*), ya que resulta más fácil comunicarle movimiento a un electrón libre que a uno ligado, cuyo desplazamiento provocara el desplazamiento de la laguna. En *Si*, $\mu_n = 1350\ cm^2/Vseg$ y en *GaAs*, $\mu_n = 8500\ cm^2/Vseg$.

La movilidad disminuye al aumentar la temperatura, ya que el aumento de la vibración de los átomos de la red cristalina, aumenta la superficie efectiva de choque, disminuyendo el tiempo entre colisiones. También disminuye al aumentar la concentración, ya que los átomos de impurezas agregados al cristal producen distorsiones locales en la red, lo cual produce un aumento de la dispersión de los portadores libres.

Normalmente, la movilidad de electrones libres en un semiconductor es algo mayor que la existente en un metal (unas 10 veces), ya que las distancias interatómicas son menores que en el semiconductor, aumentando la probabilidad de choque (menor tiempo libre medio entre colisiones). Por otro lado, como el número de portadores libres en un metal es muy superior a los de un semiconductor (unas 1000 veces), la conductividad en un metal será siempre mucho mayor que en un semiconductor.

Para analizar la variación de la conductividad con la temperatura, podemos hacer una comparación entre el metal y el semiconductor. En el conductor, existen un solo tipo de portadores: electrones. Por lo tanto, $\sigma_M = q.\mu_n.n$. La densidad de electrones libres permanecerá constante con la temperatura, por lo que la conductividad disminuirá como lo hace la movilidad.

Por otro lado, en un semiconductor extrínseco:

$$\sigma_S = q.(n.\mu_n + p.\mu_p)$$

Obteniéndose, para un Si tipo N, la siguiente gráfica de variación de la concentración con la temperatura:




Fig. A.1

Con lo que se puede inferir que la conductividad disminuirá con la temperatura igual que la movilidad mientras la concentración permanezca constante, aumentando luego a partir de 400°K a 600°K, cuando la generación térmica deje de ser despreciable.

A.1.4. Ecuación de continuidad

Mediante el planteo de esta ecuación se obtendrán todas las expresiones relacionadas con la corriente en semiconductores. Es una ecuación general que plantea el principio de conservación de la carga eléctrica y se escribe en base a las siguientes consideraciones:

1) En un semiconductor extrínseco siempre se planteará para los portadores minoritarios, pues éstos son los que ponen de manifiesto los fenómenos de generación y recombinación.

2) Consideramos válida la hipótesis de cuasi neutralidad por la cual, si existe una densidad de carga neta en el material, es despreciable frente a la concentración de portadores mayoritarios y el material puede considerarse prácticamente neutro. Es decir que podemos admitir que los excesos de portadores mayoritarios y minoritarios son iguales. Sin embargo, el exceso de minoritarios en relación con la concentración en equilibrio es mucho mayor que el exceso de mayoritarios en relación con su concentración en equilibrio. Es decir, la concentración de mayoritarios no se ve afectada: *condición de bajo nivel de inyección*.

A.2. Juntura P-N: Diodos

A.2.1. Juntura P-N en equilibrio termodinámico

Existen dos técnicas principales para la construcción de junturas P-N:

Epitaxial: se parte de un semiconductor base P o N y se construye el otro material del tipo opuesto por una deposición de átomos. De esta forma se logra que la concentración de ambos materiales sea uniforme y que la juntura obtenida sea abrupta (es decir, la contaminación sufre

un salto de muy alta pendiente de la concentración donora a la aceptora).

Compensación: consiste en difundir un tipo de impureza (donora o aceptora) sobre un material de tipo opuesto. En este caso no se obtiene una juntura abrupta, sino gradual.

Para simplificar el análisis, tomaremos el caso de juntura abrupta. Supongamos que tenemos dos materiales de contaminación uniforme, tipos N y P. Admitamos que el material P está más contaminado que el N, es decir $N_A > N_D$, (se suele escribir como materiales de tipo *P+* y *N*).

Al unir estos dos materiales, por la diferencia de concentraciones existente en la zona de unión, los electrones del lado N se difundirán hacia el lado P+ y los huecos del lado P+ se difundirán hacia el N, dejando en la zona cercana al plano de unión, iones positivos y negativos, respectivamente, sin neutralizar. Dichos portadores mayoritarios, al difundirse a través de la juntura, se convertirán en minoritarios en exceso del lado opuesto y por lo tanto se recombinarán rápidamente con los mayoritarios, quienes al recombinarse dejan a su vez iones de átomos de impurezas sin neutralizar. Se forma entonces una *zona desierta* de portadores libres en los alrededores del plano de unión.

El proceso seguirá hasta que la carga de los iones fijos sin compensar a ambos lados de la unión (positiva del lado N y negativa del lado P) provoque un campo eléctrico tal que cause una tendencia al corrimiento exactamente igual y opuesta a la tendencia a la difusión.




Fig. A.2

Obviamente, por el principio de conservación de la carga eléctrica, el nuevo material así unido sigue siendo eléctricamente neutro. Y como las cargas de los iones de ambos lados deben igualarse, la zona desierta será más extensa del lado del material menos dopado.

Como puede verse en la Fig. A.2, la hipótesis de la existencia de una zona de deserción total resulta válida, pues la concentración de mayoritarios en los alrededores de la unión desciende bruscamente. Fuera de esta zona desierta, los materiales se suponen perfectamente neutros.

A.2.2. Juntura P-N con polarización

Para polarizar una juntura, es decir, aplicarle una diferencia de potencial, es necesario construir contactos del tipo metal-semiconductor, tanto del lado P como del N. Dichos contactos se clasifican en dos tipos [(1)]:

Rectificantes: Permite conducción de corriente en un sentido y no en el otro, tal como una juntura P-N.

Óhmicos: La diferencia de potencial en el contacto es independiente de la corriente que la atraviesa en uno u otro sentido.

Para el caso de polarizar una juntura P-N, admitimos que los contactos metal-semiconductor que se construyen en los extremos de los materiales, serán de tipo óhmico. Obviamente, si cortocircuitamos los contactos, las caídas en las junturas óhmicas compensarán la diferencia de potencial de la unión P-N, manteniendo el sistema en equilibrio, es decir: $V_{jo} + V_A + V_B = 0$.




Fig. A.3

Si a esta juntura le aplicamos ahora una diferencia de potencial externo V_D, los potenciales V_A y V_B no variarán con la corriente circulante pues corresponden a contactos óhmicos, por lo que dicho potencial V_D caerá en la juntura, modificando el valor de V_{jo} (en las zonas neutras no habrá caída, precisamente por considerarlas eléctricamente neutras, es decir se admitirá conductividad infinita en dichas zonas).

Si polarizamos la juntura de modo tal que el borne positivo de la batería se conecte al contacto adyacente al lado P y el borne negativo de la batería se conecte al contacto adyacente al lado N, diremos que la juntura está polarizada en directa y el potencial externo aplicado VD se considera positivo: $V_D > 0$.

(1) Para una explicación más detallada sobre contactos M-S, referirse al apéndice B.

Así polarizada la juntura, la barrera de potencial de la unión P-N, disminuirá respecto de su valor de equilibrio, V_{jo}. Esto trae como consecuencia una reducción del campo eléctrico *E* (disminuye la zona desierta), permitiendo la difusión de mayoritarios desde cada zona neutra hacia el lado opuesto de la juntura (se convierten en minoritarios del lado opuesto de la zona desierta y dado que provocan un exceso de portadores, comienzan a difundirse y recombinarse con los mayoritarios de esa zona [(1)]). Es decir que en polarización directa la corriente a nivel de juntura se debe a los mayoritarios.

Si polarizamos la juntura de forma opuesta ($V_D < 0$), aumentará la barrera de potencial de la unión P-N, respecto a su valor de equilibrio, *Vjo*. Esto trae como consecuencia un aumento del campo eléctrico *E* (aumenta la zona desierta). El campo mayor que el necesario para contrarrestar la tendencia a la difusión en equilibrio provocará que los minoritarios cercanos a la juntura se vean arrastrados hacia el lado opuesto, convirtiéndose en mayoritarios, desplazándose hacia el respectivo contacto metálico. Es decir que con polarización inversa, la corriente a nivel de juntura es de minoritarios.

Teniendo en cuenta todo este análisis y a partir de aplicar la ecuación de continuidad, se obtiene la ecuación del diodo ideal:

$$I_D = I_S.(e^{V_D / V_T} - 1)$$




Fig. A.4

donde:

I_S resulta la corriente en inversa del diodo ideal (corriente de minoritarios, es decir, la debida a la generación térmica en las zonas neutras), cuyo valor para silicio es de *1* a *10 fA* ($10\text{-}^{15}A$) y para germanio de alrededor de *1* μA.

$V_T = kT/q$ (*k*: constante de Boltzman, *T*: temperatura de Kelvin y *q*: la carga del electrón). A temperatura ambiente ($T \cong 25^oC$), $V_T \cong 25mV$.

(1) El tiempo promedio en que el exceso de minoritarios se recombina, se lo denomina tiempo de vida. Si la zona neutra es tan corta que los portadores la recorren en un tiempo menor al de vida - tiempo de tránsito -, podemos decir que casi no hay recombinación en la zona neutra y los portadores minoritarios se recombinaran en los contactos metálicos.

A esta curva $I_D = f(V_D)$, se la denomina característica estática del diodo, pues se supone que las mediciones de tensión y corriente se realizan una vez pasados los transitorios. Construyendo el siguiente circuito (donde R_L se coloca como limitador de la corriente):




Fig. A.5

Haciendo variar el valor de la fuente V_1 y midiendo los valores de I_D y V_D, obtendremos la característica estática del diodo.

En muchas aplicaciones de los diodos de dispositivos semiconductores que involucren junturas P-N, es importante la dependencia de la temperatura de la característica del diodo. La principal dependencia con la temperatura proviene de la corriente de saturación inversa I_S (por sobre el V_T de la expresión exponencial), que siendo una corriente de minoritarios aumenta con la temperatura por generación térmica. Se observa que I_S se duplica aproximadamente cada 6°C en silicio (cada 10^oC en germanio) obteniéndose, a corriente I_D constante, una disminución de la tensión en directa aproximada de $2mV/^oC$.




Fig. A.6

A.2.3. Características del diodo real

La forma de la característica del diodo real en directa es aproximadamente la indicada en la Fig. A.7:

Para bajas tensiones o zona de muy bajas corrientes (primera zona), la recombinación en las zonas neutras es muy pequeña por no haber aumentado mucho las concentraciones respecto de sus valores de

equilibrio. De esta manera no es despreciable la recombinación en la zona desierta frente a la recombinación en las zonas neutras. Puede aproximarse la curva a la forma: $I_D = I_S.e^{VD/2VT}$

En la segunda zona, denominada de corrientes medias (para un diodo de bajo nivel de potencia, es decir menor a 1W), se puede admitir que las condiciones ideales se acercan al comportamiento del diodo real: $I_D = I_S.e^{VD/VT}$

En altas corrientes (tercera zona o alto nivel de inyección), ya no puede despreciarse las caídas de tensión en zonas neutras y deberá considerarse el efecto resistivo que presentan (las zonas neutras dejan de ser neutras, es decir en el diodo ideal se consideraba conductividad infinita y campo eléctrico nulo). Por lo tanto, el potencial aplicado V_D será mayor a la caída de tensión en la zona desierta de la juntura (despreciando la caída en los contactos óhmicos), cayendo en las zonas neutras una tensión $I_D.R_{Serie}$ o $I_D.R_{ZN}$, que será apreciable cuando la corriente por el diodo alcance valores elevados. La R_{serie} puede estimarse en algunos ohms.




Fig. A.7

En inversa, para obtener la característica real del diodo debemos tener en cuenta la generación en las zonas desiertas que tanto en silicio como en germanio produce una corriente del orden de los *nA*. Por lo tanto, en el silicio la corriente debida a la generación en la zona desierta es mucho mayor que la debida a la generación en la zona neutra (que compone a I_S, que es del orden de los *fA*). Esto no es así en el germanio (cuya I_S es del orden de los *μA*), donde la curva real se acerca a la forma ideal. Por lo tanto, en silicio $|I_{Dinv}| >> I_S$.

En las características del diodo real, se observa que llegado un valor de tensión inversa $V_D = -V_R$, la curva comienza a caer casi verticalmente (la corriente aumenta en valor absoluto con una pendiente muy elevada, muy similar a la del diodo en directa. La pendiente puede aproximarse a un valor de conductancia $1/r_z$, donde r_z es un valor dado por el fabricante y que es del orden de los ohms.




Fig. A.8

Este fenómeno se conoce como *ruptura* y puede deberse a dos efectos:

Efecto Avalancha: A medida que aumenta la tensión aplicada V_D en inversa, la longitud de la zona desierta aumenta y también el campo máximo en ella. Los portadores minoritarios que el campo inyecta dentro de la juntura tienen un camino libre medio entre choques. Si el campo eléctrico tiene suficiente intensidad como para comunicarle al electrón en ese camino libre medio una energía cinética suficiente como para que este en su próximo choque genere un par electrón-hueco, dicho par de portadores a su vez ganarán energía cinética y generarán otro par en su próximo choque, comunicándole movimiento a las dos nuevas partículas. Este efecto se denomina *multiplicación por avalancha*. Es decir, cuando se alcanza el campo necesario para producirlo, el incremento en la generación de portadores por choque es enorme y se produce una especie de reacción en cadena.




Fig. A.9

El efecto avalancha depende de la magnitud del campo eléctrico, de la longitud de la zona desierta y de la temperatura. O sea que, si aumenta la temperatura, la mayor vibración de la red cristalina (se le entrega energía a la red cristalina) provoca la reducción del camino libre medio, por lo que se necesitará un campo mayor (la tensión de ruptura aumenta, en valor absoluto) para poder entregar al electrón la misma energía cinética en un camino libre medio más corto. Por otro lado, a mayor contaminación de las zonas P y N, la longitud de la zona desierta

será menor (mayor densidad de carga) y se necesitará un campo mayor para poder generar la avalancha. Sin embargo, dado que al aumentar la contaminación, aumenta el campo empotrado (aumenta V_{jo}), la tensión externa aplicada para provocar la ruptura disminuirá.

Efecto Túnel (también llamado efecto Zener): Para elevadas contaminaciones de las zonas P y N, la zona desierta será tan angosta que habrá pasaje de electrones por efecto túnel. La tensión necesaria para producir este efecto es baja (aunque el campo eléctrico es muy elevado), y a medida que se reduce la contaminación se hace menos probable, necesitándose un valor de tensión más elevada. Alrededor de $V_R = 5V$ se encuentra la zona límite donde predomina para valores de V_R superiores la ruptura por avalancha y para valores inferiores la ruptura por túnel. El aumento de la temperatura hace que los portadores atraviesen la barrera de potencial por túnel más fácilmente, por lo que la tensión de ruptura disminuye. Esto significa, que en los alrededores de los *5V*, el coeficiente de variación térmica de V_R está compensado entre ambos efectos de ruptura.




Fig. A.10

Si bien para todos los diodos se produce ruptura (y ello no implica destrucción del dispositivo, salvo que se supere el valor de potencia máxima que pueda disipar), existen algunos diodos especialmente preparados para trabajar en inversa, llamados *Zeners*. Los Zeners pueden trabajar por avalancha o túnel (en alguna bibliografía se denomina como “efecto zener” al efecto túnel).

Cuando se trabaja en inversa, mientras no se alcance la ruptura, la potencia que disipa el diodo es casi nula, pues la corriente que lo atraviesa es muy pequeña. En cambio, cuando se alcanza la ruptura, deberá disipar una potencia importante y para ello estos dispositivos deben ser preparados especialmente.

A los diodos que trabajan en la zona de ruptura se los utiliza como diodos reguladores de tensión, es decir como diodos que pueden conducir diferentes valores de corriente limitados por el circuito externo, manteniendo la tensión constante entre sus bornes (ver Fig. A.11).




Fig. A.11

A.2.4. Modelo del diodo para pequeña señal

Resistencia dinámica del diodo

Si se producen pequeñas variaciones de la corriente (y tensión) en un diodo, alrededor de un dado punto de reposo *Q*, para el análisis de tales variaciones resulta adecuado aproximar la característica estática del diodo mediante la recta tangente en ese punto. Surge de este modo el concepto de *linealización* de la curva del diodo.




Fig. A.12

Definimos como *conductancia dinámica* g_d del diodo para un punto de reposo *Q* determinado, a la relación que existe entre una pequeña

variación de corriente entre sus bornes debida a la variación de la tensión entre sus terminales.

$$g_d = \Delta I_D/\Delta V_D \,|_Q = 1/r_d = I_{DQ}/V_T$$

La resistencia dinámica, r_d, se obtendrá como V_T / I_{DQ} y su valor para corrientes medias (zona de validez del modelo ideal del diodo) será del orden de los ohms (25Ω para $I_{DQ} = 1mA$).

De igual modo, puede hallarse una resistencia dinámica para el diodo polarizado en inversa, r_{inv}, que será del orden de los $10M\Omega$ (pendiente de la tangente de muy bajo valor). En este caso, su valor no es deducible en base a la ecuación del diodo ideal, ya que como se vió la corriente en inversa no corresponde con la del modelo ideal, especialmente en silicio.

Este modelo del diodo a los efectos de la señal aplicada por sobre el valor de continua de reposo, resulta válido mientras pueda aproximarse la caraterística del diodo a su recta tangente al punto de reposo con bajo error (o menor que un error prefijado). De acuerdo con la definición de r_d, un nivel de señal pequeña correspondería a valores muy inferiores a V_T (ver gráfico anterior). Por otro lado, la aproximación del modelo de pequeña señal del diodo a una resistencia, será válido para un rango de frecuencias en que no tengan influencia efectos reactivos propios del funcionamiento de la juntura P-N (rango de frecuencias bajas y medias).

Efectos reactivos en una juntura P-N

Capacitancia de juntura: Supongamos que a un diodo polarizado en directa se le aplica un incremento positivo. Dicho incremento pondrá más en directa la juntura, por lo que disminuirá el ancho de la zona desierta, l_d. Obviamente, la cantidad de electrones que entran al material N deberá tener la misma carga total que la cantidad de lagunas que entran al material P, por neutralidad eléctrica del conjunto, es decir: $\Delta Q_N = \Delta Q_P$.

Si bien los electrones y lagunas se movieron para neutralizar parte de la zona desierta de sus respectivos materiales, a efectos de la fuente se puede considerar a este sistema como si se comportase como un capacitor cuyo dieléctrico resulta ser el silicio de la zona desierta. Las variaciones de carga relacionadas con la modificación de la zona desierta de los lados N y P, se corresponderían con las cargas acumuladas en las placas de ese capacitor. De este modo, para el cálculo de la capacidad, es equivalente trabajar con la carga que entra a neutralizar a los iones fijos no compensados de la zona desierta o con la disminución de la carga de iones fijos no compensados en dicha zona. A este efecto capacitivo se lo denomina *capacitancia de juntura o transición, Cj* y resulta del orden de los *pF*.




Fig. A.13

$$Cj = \Delta Q_{ZD} / \Delta V_D \,|_Q$$

Cj se define como una derivada, pues interesa su valor para incrementos de tensión superpuestos a la continua de polarización. El valor hallado depende de la tensión V_{DQ} a partir de la que se realiza el incremento y no puede obtenerse como Q_{ZD}/V_{DQ} dado que la relación entre ambos parámetros no sería lineal.

Si $\Delta l_d << l_{dQ}$, puede considerarse que las variaciones de carga de la zona desierta se realizarán en una zona de ancho despreciable, que puede admitirse como laminar, por lo que puede considerarse que este efecto capacitivo se debe a un capacitor de placas planas y paralelas separadas por una distancia l_{dQ}, es decir:

$$Cj = \varepsilon . A / l_{dQ}$$

donde: $\varepsilon = \varepsilon_o . \varepsilon_r$ es la permitividad dieléctrica del silicio.

A: la sección transversal de la juntura.

l_{dQ}: la longitud de la zona desierta para V_{DQ}.

La expresión de *Cj* hallada resulta evidentemente válida para una señal de pequeña amplitud ya que esta puede considerarse como un incremento variable en el tiempo, de modo análogo al realizado al analizar el concepto de resistencia dinámica.

Admitiendo una juntura abrupta, la distribución de carga espacial de los iones no compensados será constante, por lo que el campo eléctrico variará linealmente a través de la zona desierta, y el potencial lo hará cuadráticamente. De este modo, puede admitirse que la longitud de la zona desierta será función de la raíz cuadrada de la tensión aplicada y por lo tanto la capacitancia de juntura variará de forma inversamente proporcional con la raíz de la tensión aplicada al diodo.

Obviamente, para polarización inversa, la expresión hallada para *Cj* resulta válida, disminuyendo a medida que el diodo esté más en inversa ya que aumenta la longitud de la zona desierta.

Si bien a medida que el diodo esté más en directa, la capacitancia de difusión será mayor, a medida que la polarización se acerque a la zona de altas corrientes (o valores de V_D cercanos al voltaje de barrera del contacto de la unión, V_{jo}), el pasaje de portadores a través de la zona desierta será tan elevado que no existirá variación de carga no compensada, por lo que $Cj \rightarrow 0$.

Capacitancia de difusión: Bajo las mismas condiciones iniciales en que se planteó la explicación de *Cj*, con un incremento ΔV_D, aumentará la cantidad de portadores mayoritarios que se inyectan hacia el lado opuesto de la juntura, ocasionando un exceso de las concentraciones de equilibrio de los minoritarios de dicha zona. Esta acumulación de carga, permanecerá hasta que todo el exceso desaparezca o por recombinación o por haberse trasladado los portadores hasta los contactos metálicos, donde se recombinan. En el primer caso estamos ante un diodo largo, donde la acumulación estará caracterizada por el *tiempo de vida medio* de los portadores, mientras que en el segundo caso, donde la recombinación es muy baja (correspondiente a un diodo corto), el tiempo necesario para que desaparezca la acumulación será el *tiempo de tránsito* a través de las zonas neutras, que será menor al de vida medio.

Este efecto de acumulación de carga móvil en las zonas neutras puede asemejarse a un efecto capacitivo, que se pondrá más en evidencia a medida que los tiempos de la señal incremental (período de una señal alterna, por ejemplo) sean del orden de alguno de los tiempos característicos. Esta capacitancia parásita se denomina capacitancia de difusión, C_d y se define como:

$$C_d = \Delta Q_{ZN} / \Delta V_D \,|_Q = (\Delta Q_{ZN} / \Delta V_D) \,|_Q \, \Delta t / \Delta t$$

$$= \Delta I_D / \Delta V_D . |_Q \; \Delta t = g_d . T_d = (I_{DQ} / V_T) . T_d$$

donde :

T_d : corresponderá al tiempo de vida o de tránsito según sea el diodo largo o corto. Ambos son en general del orden de los nseg.

Se observa en la expresión de C_d, que depende directamente de la corriente de reposo que circula por el diodo, lo cual es lógico, dado que el exceso de carga estará dado por la mayor o menor corriente que circule. Esto hace que, a corrientes medias, C_d sea del orden de decenas a cientos de *pF*.

En inversa, no habrá acumulación en zona neutra (corrientes casi nulas respecto a las que circulan en directa), por lo que $C_d \rightarrow 0$.

En resumen, si graficamos la variación de C_d y C_j con V_{DQ}, observamos que en directa predomina C_d y en inversa Cj, quedando simplificados los modelos de pequeña señal para altas frecuencias como se indica en la Fig. A.14.




Fig. A.14

A.3. Dispositivos sólidos activos o de control de potencia

Generalidades

Un dispositivo de control de potencia (o control de señal) distribuye la potencia entregada a una carga R_C por una fuente de alimentación V_{CC} mediante el control de la corriente a través de la carga, por medio de una tensión (o corriente) que no forma parte de la malla donde se encuentra la carga. Este dispositivo posee dos pares de terminales: 1-1´, llamados de entrada o control (donde se encuentra la tensión o corriente de control) y 2-2´, de salida, donde se encuentra la carga y circula la corriente I_O, controlada por la entrada.




Fig. A.15

Para describir a un dispositivo de control de potencia particular, se necesitan en general al menos dos curvas características (Fig. A.16). Una debe relacionar el parámetro controlado con el de control (por ejemplo $I_O = f(V_I)$), llamada *característica de transferencia*. Otra debe relacionar su tensión y corriente de salida para distintos valores de la variable de control (por ejemplo, $I_O = f(V_O)$ para $V_I = cte$), llamada característica de salida. También puede ser de interés la característica de entrada ($I_I = f(V_I)$).

El control de I_O se hará dentro de una zona de valores de V_O. El límite inferior estará dado por la forma de funcionamiento del

dispositivo y el superior lo limitará o bien V_{CC} o bien la máxima potencia que pueda disipar el dispositivo entre sus terminales de salida.




Fig. A.16

Otra forma de analizarlo es ver que, variando la tensión del control V_I, se esta variando la relación V_O/I_O, que es la resistencia estática de salida que presenta el dispositivo. Esto equivale a que desde el circuito de entrada, se transfiera a la malla de salida, una resistencia variable a partir de las variaciones del parámetro de control, que es lo que se denomina *efecto transistor*.

Por otro lado, las pequeñas variaciones de V_I sobre I_O en los alrededores de V_{I1} (o V_{IQ}), pueden analizarse sobre la recta tangente a la característica de transferencia (linealización de la característica para señal pequeña), obteniéndose $\Delta I_O = G_M.\Delta V_I$, que muestra el efecto de control de la corriente de señal de salida debido a una tensión de señal de entrada. El parámetro G_M, que relaciona una corriente de una malla con una tensión en otra, se lo conoce como conductancia mutua o transconductancia del dispositivo. Así definida, G_M relaciona parámetros incrementales o de señal, pero su valor depende de la corriente de reposo del dispositivo (o corriente continua de funcionamiento o polarización $I_{O1} = I_{OQ}$).

De acuerdo a su principio físico de funcionamiento, existen dos tipos de transistores, los transistores bipolares de juntura (TBJ) y los unipolares o transistores de efecto de campo (FET). Dentro de estos últimos podemos subdividirlos en, de efecto de campo de juntura (de juntura P-N o JFET y de juntura M-S o MESFET) y de efecto de campo metal-óxido semiconductor (MOSFET).

A.3.1. Transistor bipolar de juntura o TBJ

El TBJ tiene una estructura basada en dos junturas PN: una N+P y otra PN-, con una zona P corta compartida por ambas junturas.

Si se lo polariza como se indica en la Fig. A.17 y se admite un valor de V_{CC} tal que $V_{CE} = V_O >> V_I \cong 0,7V$, la juntura N+P se encontrará en directa y la PN- en inversa. La inyección de electrones mayoritarios del lado N+ al P será la predominante. Una vez en la zona P, los portadores (ahora minoritarios) casi no se recombinarán con los

mayoritarios que entren por el terminal positivo de la batería V_I (por ser una zona corta) y se encontrarán con un campo elevado en la juntura PN- en inversa, que los arrastrará hacia la zona N- y serán colectados por la batería V_{CC}. Por lo tanto, la corriente del diodo P+N en directa (cuyo sentido convencional es opuesta a la circulación de los electrones) circulará por la malla que contiene a V_{CC} y la carga R_C.




Fig. A.17

Si aumenta V_I la juntura N+P estará más en directa, aumentando la corriente que circula por la malla de salida, poniéndose en evidencia el efecto de control de potencia.

La zona N+ que inyecta los electrones mayoritarios se la llama *emisor* y la N- que los recibe, *colector*. La zona intermedia P se la conoce como *base*, término que proviene de la forma de construcción de los primeros transistores, donde se partía de un material base P y se difundían las zonas N de ambas caras del material base.

Esta estructura de denomina *transistor bipolar NPN*.

De esta forma, como la corriente entrante por el terminal de colector I_C, no es otra que prácticamente la del diodo en directa base-emisor (salvo el pequeño porcentaje de portadores que se recombinan en la base), la ecuación de transferencia que pone en evidencia el efecto transistor será:

$$I_C = I_S.(e^{V_{BE}/V_T})$$

donde: I_S es la corriente de saturación inversa del diodo base-emisor.

Esta forma de funcionamiento (B-E en directa y B-C en inversa) se denomina *modo activo directo (MAD)* y es la forma normal de funcionamiento del transistor como control de señal. La forma de polarización opuesta (B-E en inversa y B-C en directa), se denomina *modo activo inverso (MAI)*, donde el control de potencia está degradado ya que el colector, que es el inyectante, tiene baja contaminación.

Por otro lado, si ambas junturas están en inversa, la corriente que circula por el transistor será prácticamente nula y se dice que el dispositivo se encuentra en modo de *corte*. Si ambas junturas están en directa, la corriente I_C del transistor la fijará el circuito exterior de la

malla de salida (en este caso, será prácticamente V_{CC}/R_C, ya que la tensión entre el terminal de colector y el de emisor, V_{CE}, será nula o casi nula, dependiendo si las junturas están polarizadas en directa a igual tensión o no). Este modo de funcionamiento se denomina *saturación*. En estos últimos dos modos de trabajo, el transistor no ejerce ningún control sobre la corriente de salida y funciona como una llave abierta (corte) o cerrada (saturación).

Las características de transferencia $I_C = f(V_{BE})$ y salida $I_C = f(V_{CE})|_{V_{BE} = cte}$, tendrán la forma indicada en la Fig. A.18. Se indican las zonas de las distintas formas de trabajo en la característica de salida. El lugar geométrico que limita las zonas de *MAD* y saturación resulta de la condición $V_{CE} = V_{BE}$, es decir, con la juntura base-colector sin polarizar. Esta condición se conoce como *saturación incipiente*. Cabe aclarar que este límite es teórico, pues mientras la juntura BC esté débilmente polarizada en directa, se mantendrá prácticamente el control de I_C con V_{BE}. Para valores de $V_{CE} \rightarrow 0$, la juntura colector base estará más en directa, circulando una corriente de base hacia el colector, que se opondrá a la que circula por arrastre de los electrones que provenía del emisor. Por lo tanto I_C, disminuirá hasta anularse. Del mismo modo se justifican las zonas de saturación y *MAI* en el tercer cuadrante del gráfico de la característica de salida.




Fig. A.18

El funcionamiento del TBJ, como dispositivo de control de potencia, puede modelizarse mediante un circuito eléctrico equivalente, donde se muestren los dos diodos (BE y BC) y el efecto de control de la corriente I_C con V_{BE}, con la fuente de corriente $\alpha_F I_E = I_S.(e^{V_{BE}/V_T})$.




Fig. A.19

La constante $\alpha_F = I_C / I_E$ se conoce como *factor de transporte* y su valor resulta muy cercano a la unidad (por ejemplo, *0,995*) y pone en evidencia la pequeña porción de portadores que se recombinan en la base. Si se busca relacionar la corriente de colector con la de base, teniendo en cuenta que $I_E = I_C + I_B$, se llega a:

$$I_C = I_B.\alpha_F /(1-\alpha_F) = I_B.\beta_F$$

Donde β_F se denomina *ganancia de corriente en directa* (o *MAD*) y es un parámetro común en las hojas de datos de transistores bipolares. Su valor estará en el orden de *100* en los TBJ de baja potencia (menor a *1 watt*). Este modelo eléctrico para el TBJ se lo conoce como modelo de Ebers-Moll [(1)]. Puede verse que en *corte*, con ambos diodos en inversa, el generador de corriente estará abierto, siendo I_C prácticamente nula, mientras que en saturación, la corriente por el diodo base-colector en directa se opone al generador controlado, disminuyendo el valor de I_C, tal como se obtiene en las características de salida.

A.3.2. Transistor bipolar real

Las desviaciones en el funcionamiento del transistor real son debidas a efectos similares a los indicados para el diodo y afectarán tanto la característica de transferencia como la de salida:

1) Recombinación en la zona desierta BE para muy bajas corrientes.

2) Caída de tensión en las zonas neutras de B y E en altas corrientes.

3) Ruptura en la juntura B-E en inversa para tensiones bajas (del orden de algunos volts).

4) Ruptura en la juntura B-C para V_{CE} elevadas (del orden de las decenas de volts).

Sin embargo, para valores de V_{CE} menores al de ruptura, existe otro fenómeno propio de los TBJ llamado *modulación del ancho de la base o efecto Early*. Al aumentar V_{CE}, la juntura BC estará más en inversa y su zona desierta aumentará, angostándose el ancho de la base. Dado que la corriente de colector se debe al tránsito durante un tiempo T_{tr}, de la carga en exceso de minoritarios en la base Q_B inyectada desde emisor, podemos escribir que*:* $I_C = Q_B/T_{tr}$. Dado que la base se angostó debido al aumento de V_{CE}, disminuyó T_{tr}, aumentando I_C. Este aumento, si bien muy pequeño frente al control exponencial con V_{BE}, hace que las características de salida tengan una leve pendiente positiva.

(1) Se ha despreciado en esta explicación el efecto de *MAI*. Para tenerlo en cuenta, se debería agregar al modelo indicado una fuente de corriente similar pero en paralelo con el diodo BE, afectada por una constante α_R (*factor de transporte en inversa*), de valor muy inferior al de directa (por ejemplo $\alpha_R \cong 0,2$).




Fig. A.20

Si se extiende esa pendiente hasta cortar el eje de abscisas, las rectas de todas las características cortan al eje V_{CE} en una zona reducida, cuyo valor promedio se denomina V_A o *tensión de Early*. Este valor está en el orden de los 100 V.

Para obtener la expresión que corrige el valor de I_C por efecto Early, simplemente se obtiene la pendiente de las características de salida en forma gráfica. Es decir, admitiendo $V_{CE} << |V_A|$, la pendiente será $I_C / |V_A|$, por lo que I_C se puede corregir mediante una aproximación lineal, del siguiente modo:

$$I_C = I_S.(e^{V_{BE}/V_T}).(1+\mathrm{V_{CE}}/|\mathrm{V_A}|)$$

El transistor de estructura complementaria, es decir *PNP*, tendrá un modelo similar al planteado hasta aquí, con la salvedad de que las tensiones y corrientes tendrán signo opuesto a las indicadas para el *NPN*. (es decir, al ser el emisor un inyector de huecos, las corrientes tendrán sentido opuesto).

Los simbolos con que se presentan circuitalmente ambos tipos de TBJ, son los indicados en la Fig. A.21, donde se muestran los sentidos de referencia positivos para la continua.




Fig. A.21

A.3.3. Transistores de efecto de campo o FET

Los FET son conocidos como transistores unipolares, ya que su funcionamiento se basa en el control de la conducción de un tipo de portador a través de una zona de semiconductor llamada *canal*. Es decir, el efecto transistor está dado por el control de la conductancia de dicho canal. Siendo la conductancia de un material proporcional a la conductividad y a su área transversal (sección), si para controlar la

corriente se varía la conductividad estamos en presencia de un MOSFET y si se varía la sección, de un JFET o MESFET.

Transistor de efecto de campo de juntura o JFET

La estructura de este transistor es la indicada en la Fig. A.22, donde puede verse que se basa en una juntura P+N en inversa, donde la corriente a controlar circula a través de la zona N o *canal*, cerrándose por la malla que forma la fuente V_{CC} y la carga R_D. Así conectada, V_{CC} entrega los electrones que circulan desde el terminal de *source* (fuente) al de *drain* (drenaje).




Fig. A.22

En forma general, puede escribirse:

$$I_D = G_{canal}.V_{DS}$$

La conductancia del canal es $G_c = \sigma_c.S_c / L_c$, donde:

σ_c: conductividad del material N.

S_c: sección transversal del canal

L_c: longitud del canal (distancia entre los terminales S y D)

Esta estructura se denomina JFET canal N.

Al conectar la fuente entre el terminal de *gate* (compuerta) y *source*, $V_{GS} < 0$, aumentará la zona desierta de la juntura P+N, ocupando parte del canal y por lo tanto variando su conductancia al modificarse S_c. Si V_{GS} se hace suficientemente negativa, la zona desierta podría ocupar todo el canal, anulando la corriente. Este valor de $V_{GS} = V_P$ para el cual la zona desierta ocupa completamente el canal, se lo conoce como *tensión de pinch-off* y es del orden de algunos volts.

Hasta aquí observamos que I_D dependerá tanto de V_{DS} como de V_{GS}. Sin embargo, si V_{CC} posee un valor tal que V_{DS} se hace superior a $|V_{GS}|$ la juntura cercana al *drain* se encontrará más en inversa que la próxima al *source*. De esta forma, la zona desierta será más amplia del lado del terminal D. Por lo tanto, cuando V_{DS} sea suficientemente grande como para que la tensión V_{GD} alcance el valor de V_P, la zona desierta ocupará completamente el canal en los alrededores de dicho terminal (*punto de estrangulamiento*).




Fig. A.23

Bajo esas condiciones, en el canal caerá una tensión $V_{DSE} = V_{GS} - V_P$ (conocida como *tensión drain-source de estrangulamiento)* y todo aumento de V_{DS} por encima de V_{DSE} caerá en el punto de estrangulamiento, dado que al ser una zona desierta presentará conductividad nula.

Entonces, la corriente I_D a través del canal no dependerá ya de V_{DS} y circulará a través de la zona delgada de estrangulamiento porque el campo $V_{DS}/l_{zona\ de\ estrang.}$ en dicha zona será muy elevado por ser $l_{zona\ de\ estrang.} \rightarrow 0$ y arrastrará a los electrones que se acerquen al drain provenientes del source.

$$I_D = G_c.V_{DSE} = G_c.(V_{GS} - V_P)$$

Si a esta expresión le agregamos que G_c también dependerá de V_{GS}, ya que la variación de la sección del canal es debido al ensanchamiento de la zona desierta P+N, la ecuación de transferencia del JFET se puede escribir finalmente como [(1)]:

$$I_D = BETA.(V_{GS} - V_P)^2 = I_{DSS}.(1 - V_{GS}/V_P)^2$$

donde BETA = I_{DSS}/V_P^2, siendo I_{DSS} la corriente máxima por el canal (para $V_{GS} = 0$) cuyo valor ronda los *10 mA*. (Para $V_{GS} > 0$ la juntura GS se encontrará en directa y circulará una corriente importante por estos terminales, no habiendo ya control de la corriente I_D).

Las características de transferencia $I_D = f(V_{GS})$ y salida $I_D = f(V_{DS})|V_{GS\ =\ cte}$, se muestran en la Fig. A.24. En la característica de salida se indican las distintas zonas trabajo. El lugar geométrico que limita las zonas de *modo de control de potencia o características saturadas* y *zona óhmica,* es $V_{DS} = V_{DSE}$ (condición de *estrangulamiento incipiente*). Para valores de $V_{DS} \rightarrow 0$, la zona desierta mantendrá un ancho casi constante a lo largo del canal sin estrangularlo.

(1) Como la longitud de la zona desierta resulta proporcional a la raiz de la tensión aplicada sobre la juntura, la ecuación de transferencia sería función de $V_{GS}^{3/2}$, pero se la aproxima a una función cuadrática, teniendo en cuenta que la conductividad, que se supuso constante a lo largo del canal, no lo será debido a la influencia del campo transversal de la zona desierta.

Bajo esta condición, puede verse que el JFET posee una característica de salida lineal equivalente al de una resistencia, cuya pendiente varía al variar VGS. Es decir, su comportamiento en esta zona es la de una resistencia variable con V_{GS}, de allí su nombre de zona óhmica. Por ello, al JFET también se lo usa en esta zona [(1)].




Fig. A.24

En el transistor JFET real, existirá una V_{DS} máxima dada por la ruptura de la juntura GD y también en la zona saturada tendrán una leve pendiente positiva debido a la *modulación del largo del canal*, ya que el punto de estrangulamiento se irá corriendo hacia el source a medida que aumenta V_{DS}, creándose una zona de estrangulamiento que irá acortando la longitud efectiva de canal. Haciendo una aproximación similar a la del TBJ, se puede corregir este efecto añadiendo un término lineal a la ecuación de transferencia.

$$I_D = I_{DSS}.(1 - V_{GS}/V_P)^2.(1 + \lambda V_{DS})$$

donde λ, del orden de $0{,}01\ V^{-1}$, es equivalente a $1/V_A$ del TBJ.

El transistor de estructura complementaria, es decir *canal P*, tendrá un modelo similar al planteado hasta aquí, con la salvedad de que las tensiones y corrientes tendrán signo opuesto a las indicadas para el canal *N*. (es decir, al circular huecos por el canal, las corrientes tendrán sentido opuesto).

Los símbolos con que se presentan circuitalmente ambos tipos de JFET, son los indicados en la Fig. A.25, donde se muestran los sentidos de referencia para la continua.




Fig. A.25

(1) Cabe aclarar que este comportamiento también lo tiene el TBJ, pero dado que para VCE → *0* la variación de la pendiente de la característica de salida es exponencial con VBE, no resulta de utilidad por la dificultad en controlar su variación.

Si se reemplaza la juntura PN por una Metal-Semiconductor rectificante, el funcionamiento será similar al explicado. Este tipo de JFET se conoce como MESFET y se lo utiliza en muy altas frecuencias, ya que en general se construye con arseniuro de galio, semiconductor que posee una movilidad ocho veces superior al silicio.

Transistor de efecto de campo metal, óxido, semiconductor o MOSFET

La estructura de este transistor es la indicada en la Fig. A.26. El MOSFET (ó MOS) es simplemente un capacitor en el cual se controla el desplazamiento de su carga por una de sus placas. La tensión $V_{GS} > 0$ carga positivamente al metal del gate (aluminio o silicio policristalino), lo que provoca que, para neutralizar la carga, los electrones (minoritarios) del material P, llamado *sustrato o bulk*, se acerquen a la cara inferior del óxido (en el caso de silicio, óxido de silicio) invirtiendo la concentración de contaminante en dicha zona superficial (pasa de P a N). Obviamente no habrá circulación de carga a través del gate al debido a la presencia del dieléctrico aislante. Por otro lado, el terminal de *sustrato o bulk* se supondrá en principio a igual potencial que el source para que la juntura N+P formada no quede polarizada, evitando que circule corriente a través del sustrato [(1)].

Cuando la tensión V_{GS} alcanza un valor V_{Th} (ó V_T), la concentración superficial N resulta igual a la del sustrato P y se dice que queda formado o *inducido* un *canal* de tipo N que conecta el source y el drain. A dicho valor de V_{Th} se lo llama *tensión de umbral*, y es del orden de algunos volts.

La corriente a controlar circula a través de la zona superficial N o *canal*, cerrándose por la malla que forma la fuente V_{CC} y la carga R_D. Así conectada, V_{CC} entrega los electrones que circulan desde el terminal de *source* (fuente) al de *drain* (drenaje). Esta estructura se denomina MOSFET canal N.




Fig. A.26

(1) En un circuito integrado, el sustrato P se encontrará al menor potencial posible, asegurando que la juntura N+P se encuentre en inversa o a lo sumo no polarizada, para cualquier MOSFET del circuito.

Se puede plantear entonces una ecuación equivalente a la del JFET: $I_D = G_{canal}.V_{DS}$

Para $V_{GS} > V_{Th}$, aumenta la cantidad de carga en el canal y por lo tanto aumenta su conductancia al modificarse σ_c.

Siguiendo el mismo razonamiento que al explicar el funcionamiento del JFET, si V_{CC} posee un valor tal que V_{DS} se hace superior a V_{GS}, en la zona cercana al drain habrá menor densidad de carga superficial que en la próxima al *source*. Por lo tanto, cuando V_{DS} sea suficientemente grande como para que la tensión V_{GD} alcance el valor de V_{Th}, en los alrededores del terminal D, no habrá canal (de acuerdo con la definición de canal) (1) y la concentración de carga superficial móvil será nula en dicha zona (*punto de estrangulamiento*).

Bajo esas condiciones, en el canal caerá una tensión $V_{DSE} = V_{GS} - V_{Th}$ y todo aumento de V_{DS} caerá en el punto de estrangulamiento, dado que al ser una zona desierta presentará conductividad nula.

Entonces, la corriente I_D a través del canal no dependerá ya de V_{DS} y circulará a través de la zona delgada de estrangulamiento porque el campo $V_{DS}/l_{zona\ de\ estrang.}$ en dicha zona será muy elevado por ser $l_{zona\ de\ estrang.} \rightarrow 0$ y arrastrará a los electrones que se acerquen al drain provenientes del source.

$$I_D = G_c.V_{DSE} = G_c.(V_{GS} - V_{Th}) = (\sigma_c.S_c / L_c).(V_{GS} - V_{Th})$$

Donde la sección S_c del canal resulta del producto de su ancho W_c por su espesor *"e"*. En este caso esta última dimensión es de capas atómicas, dado que el canal es una concentración superficial de carga. Por otro lado, su conductividad $\sigma_c = Q_c.\mu_n$, dependerá de V_{GS}, ya que dicha tensión controla la carga superficial en las placas del capacitor de placas planas C_{ox}, es decir $Q_c = C_{ox}.(V_{GS} - V_{Th})$, Por lo que la ecuación de transferencia del MOS se puede escribir como:

$$I_D = k´(W_c / L_c).(V_{GS} - V_{Th})^2 = K.(V_{GS} - V_{Th})^2$$

donde la constante *K* depende fuertemente de parámetros constructivos del MOS y su valor estará en general entre los *0,1* y *10 mA/V²*.

Las características de transferencia $I_D = f(V_{GS})$ y salida $I_D = f(V_{DS})|V_{GS\ =\ cte}$, tendrán una forma similar a la del JFET. La ubicación de las distintas formas de trabajo también serán las mismas (Fig. A.27).

Se observa que se agregó una característica de transferencia con $V_{Th} < 0$. Este tipo de MOSFET se denomina de *canal preformado* y se logra implantando iones positivos dentro del óxido, por lo que el canal puede llegar a formarse sin tensión V_{GS} aplicada y para anular la corriente habrá que aplicar un $V_{GS} < 0$.

(1) En realidad, para valores de $V_{GS} < V_{Th}$, existirá un canal con baja densidad de portadores libres, por lo que la corriente circulante (corriente de subumbral) deberá ser mucho menor a las obtenidas por encima del umbral.




Fig. A.27

En el transistor MOSFET real, existirá una V_{DS} máxima dada por la ruptura de la juntura BD y tambien en la zona saturada las características de salida tendrán una leve pendiente positiva debido a la *modulación del largo del canal*, al igual que el JFET.

$$I_D = K.(V_{GS} - V_{Th})^2.(1 + \lambda V_{DS})$$

El transistor de estructura complementaria, es decir *canal P*, tendrá un modelo similar al planteado hasta aquí, con la salvedad de que las tensiones y corrientes tendrán signo opuesto a las indicadas para el canal *N*.

Los simbolos con que se presentan circuitalmente ambos tipos de MOSFET, son los indicados en la Fig. A.28, donde se muestran los sentidos de referencia positivos para la continua. La flecha indica el tipo de sustrato. En este caso se lo ha conectado al source, pero como se dijo antes, en general no es así en un circuito integrado.




Fig. A.28

El efecto del potencial de sustrato, cuando la juntura BS y BD están en inversa, es el de empobrecer el canal, ya que la zonas desiertas de dichas junturas aumentan (con la raiz de V_{SB}). Esto hace que, para lograr volver a la condición de canal formado, se deba aumentar el valor de V_{GS}, o sea que V_{Th} aumenta con la tensión V_{SB} (es decir a medida que se pone más en inversa la juntura con el sustrato). La relación de V_{Th} con el voltaje del sustrato está dada aproximadamente por:

$$V_{Th} \cong V_{Th\ (VSB\ =\ 0)} + \gamma.(V_{SB})^{1/2}$$

donde la constante γ es del orden de $0{,}1\ V^{1/2}$.

A.3.4. Modelos para pequeña señal de los transistores

Cuando a alguno de los transistores descriptos y trabajando como dispositivos de control de potencia, se le aplica una señal de entrada de pequeña amplitud, como la indicada en la Fig. A.29, su comportamiento a los efectos de dicha señal puede describirse mediante un modelo lineal, tal como se analizó para el diodo.





Fig. A.29

Los componentes lineales de dicho modelo representarán los distintos fenómenos físicos propios de cada tipo de transistor:

$g_m.v_i$		Efecto de control de señal o efecto transistor. Variación de la tensión de control que modifica la corriente de salida. El factor de proporcionalidad es la transconductancia (pendiente de la recta tangente a la característica de transferencia del transistor en los alrededores del punto de reposo.	*TBJ* g_m	$= dI_C/dV_{BE}\|_Q = i_c/v_{be}\|_Q = I_{CQ}/V_T$
			JFET g_m	$= dI_D/dV_{GS}\|_Q = i_d/v_{gs}\|_Q = 2(I_{DQ}.I_{DSS})^{1/2}/V_P$
			MOSFET g_m	$= dI_D/dV_{GS}\|_Q = i_d/v_{gs}\|_Q = 2(K.I_{DQ})^{1/2}$
r_i	*TBJ* r_π	Variación de la recombinación en la base al estar más en directa (o menos) la juntura BE	$= v_{be}/i_b\|_Q = \beta.v_{be}/i_c = \beta/g_m$	
	JFET r_{gs}	Resistencia dinámica de la juntura en inversa GS	$= v_{gs}/i_g\|_Q = r_{gs}$	
	MOSFET r_{gs}	Resistencia del óxido aislante (que puede considerarse infinita)	$= v_{gs}/i_g\|_Q = r_{gs} \to \infty$	
r_o	*TBJ* r_o	Efecto Early (1)	$= v_{ce}/i_c\|_{Q,vbe=0} = V_A/I_{CQ}$	
	JFET r_{ds}	Modulación del largo del canal	$= v_{ds}/i_d\|_{Q,vgs=0} = 1/\lambda I_{DQ}$	
	MOSFET r_{ds}	Modulación del largo del canal	$= v_{ds}/i_d\|_{Q,vgs=0} = 1/\lambda I_{DQ}$	

(1) La variación del ancho de la base también afecta a la corriente de base, al variar la recombinación, por lo que en el modelo del transistor bipolar se agrega una resistencia, denominada r_μ entre los terminales de base y colector que muestra un aumento de la corriente de base que se suma a la que circula por r_π. Sin embargo como esta variación es muy pequeña esta resistencia resulta más de β veces superior a r_o, por lo que en general se termina despreciando.

En cuanto al límite de señal v_{imax} admitido como pequeña amplitud, suele aceptarse el segmento definido por la prolongación de la tangente a la curva de transferencia hasta el eje de v_i y el valor de V_{IQ}:



TBJ JFET MOS

Fig. A.30

Al modelo de señal del TBJ, debe agregársele un elemento más que resulta muy influyente especialmente en altas frecuencias. La estructura de un TBJ real es por ejemplo la que se indica en la Fig. A.31 (existen tambien otras disposiciones de las distintas zonas especialmente en CI). La zona rectangular en línea de trazos es la zona activa del dispositivo (es decir el esquema básico sobre el que se analizó su funcionamiento). Puede observarse que la corriente de base debe atravesar un largo bloque semiconductor hasta alcanzar la zona activa. La resistencia que presenta este bloque semiconductor hace que la caída de tensión distribuida a través de la circulación de dicha corriente provoque que la juntura BE en la zona activa esté menos en directa que lo que se supone, de acuerdo con la V_{BE} aplicada desde los terminales externos. Esta resistencia se conoce como *del cuerpo de la base* (r_x ó r_b) y su valor ronda los 1*00* Ω. Es el único elemento del modelo del TBJ que representa una resistencia concreta ya que el resto son equivalentes eléctricos que describen distintos fenómenos físicos. Al considerar r_x, la tensión de control en el modelo de pequeña señal se reduce a v_{be}´, debido al divisor resistivo con r_π.




Fig. A.31

El sentido del generador controlado puede justificarse de manera simple analizando el comportamiento del dispositivo ante un incremento de la tensión de control.

Por ejemplo, para un NPN, a un incremento positivo de V_{BE} ($v_{be} > 0$), la juntura BE estará más en directa y por lo tanto habrá un aumento en el valor de I_C. Con corrientes de reposo positivas entrantes por el terminal de colector, este aumento es equivalente a considerar un incremento positivo de I_C ($i_c > 0$) también entrante por el terminal de colector, que se suma con el de reposo.

En el caso de un PNP, a un incremento positivo de V_{BE} ($v_{be} > 0$), la juntura BE estará menos en directa y por lo tanto habrá una disminución de I_C. Con corrientes de reposo positivas salientes por el terminal de colector, la disminución en el valor de I_C es equivalente a considerar un incremento positivo entrante que se resta con el de reposo.

El mismo tipo de análisis puede realizarse con los FET.

De esta manera concluimos que el modelo de pequeña señal *es el mismo* para un tipo de transistor y su complementario.

En el caso del MOSFET, si el terminal de sustrato se encuentra a un potencial diferente al de source, un aumento en la tensión V_{SB}, causará un aumento en el valor de V_{Th} y como consecuencia una disminución en el valor de I_D. Este efecto se pondrá en evidencia en el modelo de pequeña señal mediante un generador controlado extra $g_{mb}.v_{sb}$, como el indicado en la Fig. A.32.




Fig. A.32

El circuito de pequeña señal analizado corresponde a un modelo de bajas frecuencias. El modelo para altas frecuencia contempla los efectos reactivos parásitos del dispositivo. Como mínimo se pueden considerar una capacitancia de entrada C_i y una de realimentación o transferencia C_f.

C_i	*TBJ* C_π	Capacitancia de difusión de la juntura BE en directa
	JFET C_{gs}	Capacitancia de juntura de la juntura GS en inversa
	MOSFET C_{gs}	Capacitancia C_{ox} del sistema MOS (metal-óxido-canal), que describe su funcionamiento y es del orden de algunos *pF*
C_f	*TBJ* C_μ	Capacitancia de juntura de la juntura BC en inversa
	JFET C_{gd}	Capacitancia de juntura de la juntura GD en inversa. Al ser la zona desierta más ancha del lado del drain, $C_{gs} > C_{gd}$, (ambas del orden de los *pF*)

	MOSFET C_{gd}	Capacitancia constructiva debida al solapamiento de las zonas N+ del drain y el óxido C_{gdov}, (difusión lateral de la zona N+ más contaminada que el sustrato P). También existe del lado del source, pero su valor es despreciable frente a C_{ox}. Sin solapamiento, no hay otro efecto capacitivo ya que, con canal estrangulado, no hay carga acumulada cerca del drain (1)

Todas las capacitancias son dato del fabricante, salvo C_π que se calcula a partir de la *frecuencia de transición* f_T.

La expresión para obtener C_π resulta de *calcular la respuesta en frecuencia de* $\beta = i_c / i_b \,|_{vce=0}$.




Fig. A.33

Para un amplio rango de frecuencias se cumple que $i_{c\mu} << g_m v_{be} \Rightarrow i_c \cong g_m v_{be}$.

Por otro lado, $i_b = v_{be}\,[s(C_\pi + C_\mu) + 1/ r_\pi]$, entonces:

$$\beta \cong g_m\, r_\pi / [s(C_\pi + C_\mu) r_\pi + 1]$$

Y como en general $C_\pi >> C_\mu$, para $s = j\omega$, queda:

$$\beta \cong \beta_{(0)} / (j\omega . C_\pi r_\pi + 1)$$

La *frecuencia de corte de -3dB* del $|\beta|$ *será:* $f_{-3dB} = f_\beta \cong 1 / 2\pi C_\pi r_\pi$

Y la frecuencia para la cual $|\beta| = 1$ *será:* $f_T \cong g_m / 2\pi C_\pi$.

Reemplazando la expresión de la capacitancia de difusión de un diodo, queda:

$$f_T \cong 1 / 2\pi T_{trB}$$

Por lo tanto, al igual que el *tiempo de tránsito en la base* T_{trB}, f_T determina el límite de validez del modelo de pequeña señal utilizado (tal como se explicó para el diodo). Este valor de frecuencia está en el orden de los cientos de *MHz*.

También podría definirse una f_T para los FET, considerando un tiempo de tránsito a través del canal, aunque en general el fabricante especifica valores de las capacitancias para distintos valores de continua de reposo.

(1) En el MOSFET podrían tenerse en cuenta además, las capacitancias de juntura de source y drain con el sustrato, C_{gb} y C_{db}, respectivamente.

Apéndice B

Juntura Metal - Semiconductor

Introducción

Para comenzar el estudio se hará la comparación de la juntura metal-semiconductor (MS) con una juntura PN en donde la región P está más contaminada que la N (P^+ N):




Fig. B.1

En polarización directa, el lado P^+ inyecta lagunas en el lado N y *prácticamente toda la corriente* está *sustentada* por las *lagunas inyectadas* por la región P^+ en la N -Fig. B.1-. *El lado* P^+ actúa como un *elemento inyectante* donde casi toda la *corriente del lado* P^+ es por *corrimiento*, mientras que prácticamente *toda la difusión se realiza* del *lado N* (recordar que los excesos de minoritarios resultarán mucho mayores del lado N -el menos dopado-). En un diodo PN el funcionamiento se realiza bajo un principio de *acumulación de minoritarios* en las zonas neutras, esto significa que existirá *almacenamiento de carga*, por lo que aparecerán capacitancias asociadas. La aparición de capacitancias trae como consecuencia una disminución en el ancho de banda para la respuesta en altas frecuencias.

Obviamente, la neutralidad eléctrica en las zonas neutras permanecerá inalterada dado que los excesos de ambos tipos de portadores –mayoritarios y minoritarios– siguen siendo iguales en cada lado del diodo.

En las *junturas rectificantes metal-semiconductor*, el que funciona como *"elemento inyectante"* es *el semiconductor* y por lo tanto en el semiconductor el exceso de portadores minoritarios será despreciable. De esta manera se pueden lograr diodos donde al conducir en directa, el material más inyector es el semiconductor y en éste no hay acumulación apreciable de portadores minoritarios y por lo tanto el *tiempo de almacenamiento* es *casi nulo*. Como consecuencia los *diodos metal-semiconductor* son muy *útiles* en *conmutación*, pues no poseen un almacenamiento apreciable (Puede aceptarse entonces que la capacitancia de difusión C_d de este tipo de juntura vale prácticamente cero.).

En cuanto a la aplicación de la juntura metal-semiconductor de acuerdo al tipo tenemos :

a) *Contactos óhmicos*: se utilizan en todo dispositivo sólido para construir los contactos.

b) *Junturas rectificantes*: se usan en aquellos casos donde se requiera un diodo de baja capacidad o donde se requiera una juntura que resulte más fácil hacerla de metal-semiconductor que de semiconductor-semiconductor, como por ejemplo en los transistores de efecto de campo de Arseniuro de Galio (MESFETs).

B.1. Juntura MS en equilibrio

Para el estudio del contacto metal-semiconductor, se partirá del estudio del diagrama de bandas de ambos materiales -Fig. B.2-. Estando los materiales separados, es conveniente tomar como referencia al *nivel de energía del electrón "justo libre"* E_o, que representa la mínima energía que debe tener un electrón para que pueda escapar del material sin volver atraído por las fuerzas del resto del material.




Fig. B.2

Para el metal, la función trabajo $q\phi_M$ es la mínima energía que debe suministrarse a un electrón para liberarlo de la atracción ejercida por los átomos del mismo. Cada metal posee un valor de $q\phi_M$ que lo caracteriza. En el semiconductor, en cambio, lo que tiene mayor significado físico es la cantidad de energía que hay que entregar para extraer electrones de la banda de conducción o de la banda de valencia (afinidad electrónica del semiconductor). Luego, $q\chi$ representa la mínima energía que debe suministrarse a un electrón de la banda de conducción para liberarlo de la atracción del material, mientras que la energía necesaria para liberar un electrón ligado vendrá dada por $q\chi + E_g$. $q\chi$ y E_g son *propiedades* del *semiconductor base independientes del dopaje* (siempre y cuando el material mantenga su estructura). Por lo tanto, la cantidad de energía necesaria para extraer electrones de la banda de valencia o de la banda de conducción de un

semiconductor es independiente de su dopaje. La función trabajo del semiconductor, definida por conveniencia en forma análoga a la del metal, es decir como $E_o - E_{FS}$, depende de la posición del nivel de Fermi del semiconductor E_{FS} dentro de la banda prohibida, y por lo tanto varía con el dopaje.

Para efectuar el estudio de la juntura MS, aceptamos en principio que: El área del plano de unión es lo suficientemente grande como para considerar que no hay efectos de contorno **(hipótesis 1)** y que no hay efectos de superficie en el plano de la unión **(hipótesis 2)**. Si unimos ambos materiales, al llegar el sistema al equilibrio, poseerá un E_F único –recordemos además que *solamente en equilibrio* puede tomarse en cuenta el concepto de *nivel de Fermi*–, debiendo curvarse las bandas de energía y el nivel E_o, de forma tal que, lejos de la juntura, los niveles relativos de ambos materiales no sufran alteraciones.




Fig. B.3

Se tomará para el análisis la unión de un metal con un semiconductor contaminado con átomos donores – semiconductor tipo N –, y como primer caso se considerará que la función trabajo del metal es mayor que la del semiconductor -Fig. B.2-, es decir, $\phi_M > \phi_S$. Desde el punto de vista geométrico imaginemos la estructura de la Fig. B.3. Como se mencionó en la hipótesis 1, se supone un área transversal relativamente grande para admitir que no hay efectos de contorno. Sobre una de las caras se deposita una capa metálica. El grosor de la capa metálica puede hacerse tan delgado como sea posible, porque de cualquier manera el interior de la capa va a ser equipotencial y toda la carga va a estar acumulada prácticamente en un plano.

Teniendo en cuenta que $\phi_M > \phi_S$, antes de unir los materiales el nivel de Fermi estará más alto del lado del semiconductor, y es de prever que haya mayor cantidad de electrones libres en el semiconductor que en el metal para un dado nivel de energía arbitrario. Al unir los dos materiales se difundirán electrones del semiconductor al metal -Fig. B.4-. En el metal los *electrones* se disponen formando una *capa superficial*, y en el *semiconductor* quedan *iones positivos* fijos en la red cristalina, *sin neutralizar*. Estos iones juegan igual papel que los iones de la zona desierta de una juntura PN.

Una vez *alcanzado el equilibrio*, se establece un campo eléctrico $\vec{E}$ del semiconductor al metal y por lo tanto aparece una *diferencia de potencial de juntura* $\phi_i = \phi_M - \phi_S$. Vemos que ϕ_i es función de la diferencia de los niveles de Fermi antes de unir. El campo eléctrico se opone a la difusión de electrones del semiconductor al metal y favorece el pasaje de electrones del metal al semiconductor. Se llega al *equilibrio* cuando las *tendencias* a la *difusión* de *electrones* del *semiconductor al metal* y la *tendencia* al *corrimiento* de *electrones* del *metal al semiconductor* se *equiparan*. En adelante denominaremos *zona de transición eléctrica* a la región en que las bandas de energía se curvan.

En el plano de interfaz se cumplirá $\phi = \phi_{sup}$. Por otra parte, lejos de la zona de transición eléctrica será $\phi = \phi_N$. Con dopajes normales, (entre 10^{15} y 10^{19} portadores por cm^3), esta concentración de portadores mayoritarios en equilibrio será aproximadamente igual a la densidad de átomos de impurezas. .Es decir, para un semiconductor tipo N: $n_{No} \cong N_d$. Cuando $\phi_M > \phi_S$, pueden surgir distintos casos:




Fig. B.4

a) Si $\phi_N > \phi_i$, el nivel intrínseco no va a llegar a cortar a la energía de Fermi (En el caso extremo en que $\phi_N = \phi_i$, en el plano de interfaz el semiconductor se convertiría en intrínseco, siendo $\phi_{sup} = 0$ y $n_{sup} = p_{sup} = n_i << N_d$). En la zona de transición eléctrica el material seguirá siendo del tipo N y los electrones que el semiconductor cedió al metal al unirse los materiales dejaron una cierta cantidad de iones positivos fijos en ella. La densidad de electrones libres en el plano de interfaz -n_{sup}- será mucho menor que su concentración lejos de la zona de transición eléctrica ($n_{sup} << N_d$). Por ello, en esta zona podrá admitirse la *hipótesis de vaciamiento* y se dice que el material se encuentra en el *modo de deserción*.

b) Si $\phi_N < \phi_i$, hay un punto dentro de la zona de transición eléctrica donde el material se convertirá en intrínseco. En el plano de interfaz el

material será ahora del tipo P (tendrá mayor concentración de lagunas que de electrones). Para esta condición, pueden plantearse tres casos según sea el valor absoluto de $\phi_{\sup} = \phi_i - \phi_N$ respecto del de ϕ_N:

b1) Si $\left|\phi_{\sup}\right| < \phi_N$, habrá muy pocas lagunas en el plano de interfaz ($p_{sup} << n_{No} \cong N_d$). Por consiguiente, podrá admitirse también en este caso la *hipótesis de deserción*. Esta condición se conoce como *modo de inversión débil*.

b2) Si $\left|\phi_{sup}\right| = \phi_N$, la cantidad de lagunas que hay en el plano de la interfaz es igual a la cantidad de electrones libres en el cuerpo del semiconductor ($p_{sup} = n_{No}$). Condición denominada *límite de inversión fuerte*.

b3) Si $\left|\phi_{sup}\right| > \phi_N$, la cantidad de lagunas que hay en el plano de la interfaz será mayor que la cantidad de electrones libres en el cuerpo del semiconductor ($p_{\sup} > n_{No}$). Condición denominada de *inversión fuerte*.

Sin inversión y con inversión débil, resulta aceptable la *hipótesis de deserción*, ya que $n_{sup} << N_d$ ó $p_{sup} << N_d$. Las *junturas rectificantes MS* en *equilibrio* poseen una *zona de deserción* en la región de transición eléctrica.

B.2. Junturas MS de comportamiento óhmico

Se considera que una juntura MS presenta un comportamiento óhmico si el potencial de contacto resulta prácticamente independiente de la magnitud y sentido de la corriente que circula y su valor es despreciable frente a las caídas de potencial en las zonas neutras. Existen dos tipos bien diferenciados de junturas MS óhmicas:

Por efecto túnel: Si trabajamos con un semiconductor tipo N y un metal, tal que se cumpla $\phi_M > \phi_S$, según lo analizado en las secciones anteriores, la juntura resultaría rectificante. Pero si se dopa fuertemente al material N (se hace N_d muy elevado), la longitud de la zona desierta será muy pequeña. En estas condiciones la probabilidad de pasaje de electrones a través ésta por efecto túnel se torna considerable (análogo a lo que sucede en los diodos de juntura PN polarizados en inversa cuando hay ruptura Tener). Se comprueba en la práctica que si N_d se eleva por encima de 10^{18} o 10^{19} átomos/cm^3, ya el efecto túnel es muy apreciable. Si los portadores pasan por efecto túnel, el sentido de la polarización no va a influir en dicho pasaje y se puede suponer que el potencial de barrera permanece casi constante.

Tipo Schottky: Este tipo de juntura óhmica es el que se obtiene invirtiendo la condición entre ϕ_S y ϕ_M. En este caso, será $\phi_S > \phi_M$ (seguimos considerando que el semiconductor es tipo N). Antes de unir los materiales, hay electrones en el metal con energía mayor que los electrones del semiconductor y es de prever que al formarse la unión, electrones del metal pasen al semiconductor dejando una capa muy delgada de iones positivos fijos en la estructura cristalina del metal. Al pasar esos electrones al semiconductor, aumentará la concentración de electrones cerca del plano de interfaz, n_{sup}. Por lo tanto, en las inmediaciones del plano de unión, del lado del semiconductor se va a tener una zona que va a resultar más tipo N que el cuerpo del semiconductor. Alcanzado el equilibrio, se establecerá un campo eléctrico $\vec{E}$ (desde los iones positivos del metal a los electrones libres en exceso en el semiconductor) que va a impedir que sigan pasando portadores. Se dice en este caso que el sistema trabaja en *modo de enriquecimiento*.

La característica $I_D = f(V_D)$ para la juntura óhmica será del tipo indicado en la Fig. A.5. Vemos que en ambos casos de polarización no aparece ningún fenómeno que limite la corriente que pueda circular. En otras palabras, no existirá una corriente saturada en ninguna de las dos direcciones posibles de circulación. La tensión V_D caerá casi totalmente en la zona neutra del semiconductor, dando como resultado un comportamiento óhmico.




Fig. B.5

B.3. Característica $I_D - V_D$ del diodo de juntura MS y circuito equivalente para pequeña señal

La característica $I_D = f(V_D)$ de un diodo de juntura MS resulta similar a la de un diodo PN -Fig. B.6-. El valor de I_S en cambio, será distinto para este tipo de juntura. En un diodo PN de Germanio, el valor de I_S resulta ser del orden de algunos μA y la tensión de codo o barrera V_b, obtenida a partir del cruce de la recta tangente a la característica $I_D - V_D$ en un punto de reposo $I_{DQ} - V_{DQ}$ en directa con el eje de abscisas, de valor 0,2V aproximadamente (Para la obtención de V_b, el

punto de reposo se ubica en la zona donde la característica $I_D - V_D$ es casi vertical). Para el diodo PN de Silicio, I_S es del orden de fA y V_b alrededor de 0,7V. En el caso del diodo de juntura Aluminio-Silicio (o Silicio Policristalino-Silicio), I_S resulta del orden de los pA y V_b aproximadamente 0,45V.




Fig. B.6

La variación con la temperatura resulta del mismo tipo que para un diodo de juntura PN, aunque no del mismo orden de magnitud. Esto significa que ante un aumento de la temperatura, I_S aumentará y V_b disminuirá para $I_D = \text{cte}$.

Con respecto a la resistencia dinámica que presenta el diodo polarizado en directa ante una pequeña señal aplicada ($\Delta V_D << 2V_T$), tenemos una expresión análoga a la de un diodo de unión PN:

$$gd = \left.\frac{\partial\, I_D}{\partial\, V_D}\right|_{V_D=V_{DQ}} = \frac{I_{DQ}}{V_T}$$




Fig. B.7

Considerando los efectos reactivos, el circuito equivalente para polarización directa será el indicado en la Fig. B.7, donde la capacitancia de juntura $C_j = \frac{\varepsilon_S A}{l_d}$ se halla de igual forma que en un diodo de juntura PN. ("A" es el área transversal de la juntura, "ε_S" es la constante dieléctrica del semiconductor y "l_d" es longitud de la zona desierta).

Como se aclaró al comienzo, la capacitancia de difusión, C_d, será muy pequeña en este tipo de unión, dado que no hay acumulación apreciable de portadores minoritarios en el semiconductor. Es decir que, para el diodo en directa, C_d podrá despreciarse en el modelo de pequeña señal. Esto muestra una de las ventajas de este tipo de diodos, que es la de conseguir bajos tiempos de conmutación cuando se los emplea como llaves.

B.4. Efectos de superficie

Hasta aquí se supuso que las bandas de energía del metal y del semiconductor llegaban estrictamente hasta el plano de unión, que la interfaz era un plano y no una zona y que el material semiconductor y el metal eran homogéneos hasta ese plano. Se consideraba también que existía un cambio abrupto en el tipo de material de un lado al otro de la interfaz. En realidad, un material en su superficie no se comporta igualmente que dentro de su volumen, existiendo varias causas que provocan este comportamiento diferente. Supongamos que se corta un trozo de semiconductor, por ejemplo Silicio. En la superficie de corte – admitiendo que el corte sea exactamente plano y que los átomos quedaron perfectamente ordenados – quedarían valencias libres, conocidas como “dangling bonds” -Fig. B.8-. Estas valencias libres, en general atrapan algún átomo de impureza y se unen con él, siendo el Oxígeno uno de los elementos que más fácilmente se une por estar siempre presente en el proceso constructivo, formándose dióxido de Silicio (SiO_2).




Fig. B.8

En la superficie de corte existirá entonces una de estas valencias libres por átomo y como se mencionó anteriormente, aparecerá una cierta cantidad de estados permitidos nuevos que se ubicarán dentro de la banda prohibida, denominados *estados superficiales*. Se comprueba que dentro de la banda prohibida del Silicio (así como en el Ge y el GaAs), la *densidad de estados superficiales presenta un pico* en la zona cercana a $(1/3)E_g$ por encima de la tapa de la banda de valencia y se

puede aceptar que allí se encuentra el nivel de Fermi *en el plano de interfaz, del lado del semiconductor* (Semiconductor tipo P) independientemente de la posición relativa de las bandas en el interior del material.

Cabe aclarar que puede lograrse que una juntura Al-Si N tenga un comportamiento óhmico, aún con estados superficiales de impurezas, dopando fuertemente el semiconductor de modo de permitir el pasaje bilateral de electrones por efecto túnel. Si el semiconductor es Silicio tipo P, en la práctica se considera que esta juntura tiene un comportamiento casi óhmico, dado que para los niveles de corriente de interés práctico no existirá una limitación para la conducción en ninguno de los dos sentidos.

Apéndice C

Introducción a circuitos con diodos

C.1. Características Estáticas de Dispositivos

Consideremos un dispositivo de dos terminales que denominaremos "X", que puede presentar tanto efectos reactivos como disipativos. La característica estática del dispositivo será una curva donde se lleve la corriente que lo atraviesa I_x en función de la tensión aplicada externamente entre los dos bornes del dispositivo V_x. Para obtenerla experimentalmente deberán medirse cierta cantidad de pares de valores (I_x,V_x), los cuales podrán o no estar relacionados por una expresión analítica conocida.

La Fig. C.1 muestra un posible circuito de medición, en el cual la resistencia R se coloca a fin de limitar la corriente máxima por el circuito –en particular cuando el dispositivo "X" presenta grandes aumentos de corriente ante pequeños incrementos de tensión–. La fuente de tensión continua V_{BB} será variable de manera tal que permita obtener todos los puntos $(I_x;V_x)$ necesarios.




Fig. C.1




Fig. C.2

Cada par de valores deberá ser medido una vez que se hayan extinguido todos los transitorios producidos luego de cada incremento de V_{BB} entre dos mediciones sucesivas. De ahí surge la denominación de *característica estática*, lo cual implica que los efectos reactivos no influyen en su trazado.

Definimos entonces como *característica estática de un dispositivo de dos terminales al conjunto de valores estáticos* $(I_x;V_x)$ *que son compatibles con el funcionamiento del dispositivo.* - Fig. C.2 -.

Ejemplo 1 –

Si el dispositivo es un resistor lineal e invariante en el tiempo, su característica estática será una recta determinada por la ley de Ohm $I_x = I_R = V_R / R = V_x / R$ - Fig. C.3 -. Esta característica resulta válida

dentro de límites prefijados de tensión y corriente dados por el fabricante.




Fig. C.3

Ejemplo 2 –

Para el caso de un diodo supuesto ideal, su característica estática será, de acuerdo a su funcionamiento físico, una curva exponencial definida por $I_D = I_S.\left(e^{V_D/V_T} - 1\right)$. Al medir un diodo real se hallarán desviaciones respecto de la característica idealizada, en las zonas en que no se verifiquen las hipótesis que llevan a la ecuación anterior – Fig. C.4 -.




Fig. C.4

Tal como se aclaró previamente, debe notarse que por tratarse de una característica estática las capacitancias parásitas u otros efectos reactivos del dispositivo no tienen influencia.

C.2. Circuitos Elementales con Diodos.

C.2.1. Circuito serie diodo – resistencia. Análisis estático.

Consideremos un circuito con un diodo polarizado en directa en serie con una resistencia, alimentado por una fuente de tensión continua - Fig. C.5 –.




Fig. C.5




Fig. C.6

Por el circuito circulará una corriente I_D, siendo V_D y V_{RC} las diferencias de potencial entre bornes del diodo y de la resistencia, respectivamente. Deberá cumplirse: $V_{BB} = V_{RC} + V_D = I_D.R_C + V_D$

Luego:

$$I_D = (V_{BB} - V_D)/R_C$$

La expresión anterior llevada al plano (I_D, V_D) constituye la ***recta de carga estática*** para el diodo, y que representa el *conjunto de pares de valores* $(I_D; V_D)$ *que satisfacen las condiciones de funcionamiento impuestas por los elementos del circuito externos al dispositivo.*

De la definición surge que la recta de carga estática no depende del dispositivo –en este caso el diodo– sino de los elementos del circuito externos a él.

La intersección de la recta de carga estática con la característica estática del dispositivo determina el punto de trabajo Q de coordenadas $(I_{DQ}; V_{DQ})$ - Fig. C.6 –.

C.2.2. Simplificaciones usuales para el análisis de circuitos con diodos.

Aproximación de orden cero para la característica estática del diodo.

La ecuación del diodo ideal $I_D = I_S.\left(e^{V_D/V_T} - 1\right)$ presenta en la zona de polarización directa una pendiente muy pronunciada, y se puede simplificar a $I_D = I_S.e^{V_D/V_T}$ para $V_D > 4.V_T \cong 100mV$ (a 25ºC). De modo que para hallar el punto de reposo $(I_{DQ}; V_{DQ})$ de un circuito como el de la Fig. 5, la característica estática del diodo puede ser aproximada por una semirecta horizontal coincidente con el eje de abscisas $(I_D = 0)$

hasta un valor de tensión V_K conocido como "tensión de codo" seguida por otra; ésta vertical, pasando por V_K – Fig. C.7 –

El valor de la tensión de codo se encuentra cerca de los 0,7V para diodos de silicio; 0,2V para los de germanio y metal-semiconductor (diodo Schottky), y entre 1,2V y 1,7V para los diodos LED.




Fig. C.7

Este tipo de modelización del diodo es aplicable también en circuitos en los que el diodo permanece en polarización directa o inversa durante ciertos intervalos de tiempo definidos, ante la aplicación de señales variables de gran amplitud; tales como los recortadores. Se entiende que la denominación de polarización directa o inversa se refiere a cuando está bien definida, es decir suficiente mente alejados del origen (por ejemplo, en el caso de diodos de silicio, para valores superiores a 0,5V en una u otra polaridad).

Ejemplo 3 –

Hallar el punto de reposo de un diodo de silicio conectado en un circuito como el de la Fig. 5, siendo $V_{BB} = 12V$ y $R_C = 1K\Omega$.

Solución: Dado el signo de V_{BB}, el diodo quedará polarizado en directa, aceptando entonces que $V_{DQ} \cong V_K \cong 0{,}7V$ – Fig. C.7 –. Luego, según la ec. (1): $I_{DQ} = (12V - 0{,}7V)/1K\Omega \cong 11mA$.

$$Q = (I_{DQ}; V_{DQ}) = (11mA; 0{,}7V)$$

Ejemplo 4 –

Ídem ejemplo 3, pero siendo $V_{BB} = -12V$.

Solución: En este caso el diodo queda en inversa, siendo $V_{DQ} < 0$ y por lo tanto $I_{DQ} \cong 0$ – Fig. C.7 –. La caída de tensión sobre R_C será prácticamente nula y por lo tanto $V_{DQ} \cong V_{BB} \cong -12V$.

$$Q = (I_{DQ}; V_{DQ}) \cong (0mA; -12V)$$

Resistencia estática del diodo.

Se define como resistencia estática del diodo para el punto de funcionamiento Q a la relación entre la tensión continua entre sus bornes y la corriente continua que lo atraviesa $R_{Es} = V_{DQ} / I_{DQ}$ –Fig. C.8–.




Fig. C.8

Al ser el diodo un dispositivo alineal, su resistencia estática depende del punto de trabajo Q, razón por la cual no puede ser utilizada para determinarlo.

Resistencia dinámica del diodo.

En ciertos circuitos se producen pequeñas variaciones de la corriente y tensión en un diodo alrededor de un dado punto de reposo Q, de modo que resulta adecuado aproximar la característica estática del diodo mediante la recta tangente en dicho punto para el análisis de tales variaciones – Fig. C.9 –. Surge de este modo el concepto de *linealización* de la curva del diodo.

Definimos como *resistencia dinámica* r_d *del diodo para un punto de reposo* Q *determinado a la relación que existe entre una pequeña variación de tensión entre sus bornes y su correspondiente variación de corriente.*

$$r_d = (\Delta v_D / \Delta i_D)\Big|_Q = (v_d / i_d)\Big|_Q = 1/(di_d / dv_d)\Big|_Q$$

O bien:

$$g_d = 1/r_d = (di_d/dv_d)\Big|_Q$$




Fig. C.9




Fig. C.10

Ejemplo 5 –

Hallar el valor de la resistencia dinámica de un diodo discreto de baja señal de silicio; trabajando en las condiciones estáticas halladas en el ejemplo 3.

Solución: Para el tipo de diodo indicado y en las condiciones de reposo obtenidas $Q = (I_{DQ}; V_{DQ}) = (11mA; 0{,}7V)$ puede aceptarse válida con bajo error la ecuación del diodo ideal $I_D = I_S.\left(e^{V_D/V_T} - 1\right) \cong I_S.e^{V_D/V_T}$. Derivando la expresión anterior con respecto a V_D se obtiene:

$$g_d = 1/r_d = (di_d/dv_d)\Big|_Q = (I_S/V_T)\, e^{V_{DQ}/V_T} \cong I_{DQ}/V_T$$

Luego:

$$r_d \cong V_T / I_{DQ}$$

Su valor resulta: $r_d \cong 25mV/11mA \cong 2{,}3\Omega$. Nótese la relación inversa que guarda el valor de r_d con el de la corriente de reposo I_{DQ}.

Aproximación de orden uno para la característica estática del diodo.

Si se extiende la recta tangente de la Fig. 9 hasta su intersección con el eje de abscisas –Fig. 10– se obtiene una nueva aproximación para la curva del diodo, que conserva la idea de una tensión de codo, denominada ahora V_K', pero contempla la existencia de variaciones en la tensión entre bornes del diodo v_D ante cambios en la corriente i_D que lo atraviesa, efecto que el modelo de orden cero no consideraba.

Puede hallarse la diferencia entre los valores de V_K y $V_{K'}$ por medio de - Fig. C.10 -:

$$(V_K - V_{K'}) = I_{DQ} / (di_d / dv_d)\Big|_Q = I_{DQ} / (I_{DQ} / V_T) = V_T$$

Cuyo valor a temperaturas normales de funcionamiento es aproximadamente *25mV*, por lo cual suele admitirse $V_K \cong V_{K'}$, de modo que los mismos valores de tensión de umbral de los distintos tipos de diodos usuales tomados para el modelo de orden cero pueden ser utilizados en el modelo de primer orden.

C.2.3. Diodos operando con señales alternas de baja amplitud superpuestas a los valores continuos de reposo.

Se propone agregar al circuito de la Fig. C.5 un generador de tensión alterna $v_s = \hat{V}_s \, sen\, wt$ en serie con la fuente de tensión alterna V_{BB} - Fig. C.11 -.




Fig. C.11

La diferencia de potencial total aplicada al circuito diodo-resistencia será $v_{BB} = V_{BB} + v_s = V_{BB} + \hat{V}_s \, sen\, wt$, de modo que la recta de carga de la Fig. 6 se desplazará paralelamente a si misma conforme la componente alterna de v_{BB} evoluciona en el tiempo, dando lugar a infinitas rectas de igual pendiente confinadas entre $V_{BBM} = (V_{BB} + \hat{V}_s)$ y $V_{BBm} = (V_{BB} - \hat{V}_s)$ medidos sobre el eje de abscisas – Fig. C.12 –.

Si la frecuencia de la señal alterna es suficientemente baja como para dejar de lado los efectos reactivos en el diodo, su característica estática es válida para el análisis dinámico y las distintas intersecciones de ésta con las rectas de carga instantáneas dan lugar a puntos de funcionamiento instantáneos Q_i, lo cual puede ser

interpretado como un *punto de trabajo dinámico* que se desplaza en función del tiempo. Llevando en ejes de tiempo la descomposición del movimiento del punto Q_i sobre cada eje coordenado, se obtienen los diagramas de corriente a través del diodo y tensión entre sus bornes en función del tiempo – Fig. C. 12 –.




Fig. C.12

Las tensiones y corrientes totales pueden escribirse como:

$$v_{BB} = V_{BB} + v_s = V_{BB} + \hat{V}_s \, sen\, wt \qquad \text{(C.1)}$$

$$i_D = I_{DQ} + i_d(t) \qquad v_D = V_{DQ} + v_d(t) \qquad \text{(C.2)}$$

$$v_{BB} = v_{RC} + v_D = i_D.R_C + v_D \qquad \text{(C.3)}$$

Es importante notar que para llegar a estas expresiones *no se aplicó el teorema de superposición*, dado que existe un *elemento alineal* en el circuito. Lo que se ha hecho es aplicar las *ecuaciones de Kirchoff* – en este caso la de suma de tensiones en una malla, ec.(C.3) –, para lo cual no hace falta la condición de linealidad. En las ecuaciones (C.2) las componentes variables en el tiempo no se expresan como sinusoidales debido a la distorsión que causa el componente alineal (el

diodo); lo cual sin embargo no se ha puesto de manifiesto en las formas de onda de la Fig. C.12, para simplificar el gráfico.

Supondremos a continuación que las variaciones de tensión y corriente en el diodo son lo suficientemente pequeñas como para aplicar el concepto de linealización y resistencia dinámica (ver *Resistencia dinámica del diodo*). Bajo esta suposición las ecs. (C.2) y (C.3) pueden reescribirse como:

$$i_D = I_{DQ} + i_d \cong I_{DQ} + \hat{I}_d \, sen\, wt \qquad v_D = V_{DQ} + v_d \cong V_{DQ} + \hat{V}_d \, sen\, wt$$

$$v_{BB} = V_{BB} + \hat{V}_s \, sen\, wt = v_{RC} + v_D \cong (I_{DQ} + \hat{I}_d \, sen\, wt) R_C + (V_{DQ} + \hat{V}_d \, sen\, wt) \qquad \text{(C.4)}$$

Ahora podemos separar la ec. (C.4) en dos, una con las componentes estáticas y la otra con las dinámicas o incrementales:

$$V_{BB} = I_{DQ} R_C + V_{DQ} \qquad \text{(C.5)}$$

$$\hat{V}_s \, sen\, wt \cong (\hat{I}_d \, sen\, wt).R_C + \hat{V}_d \, sen\, wt \qquad \text{(C.6)}$$

La ec (C.6) puede escribirse prescindiendo de la forma de onda como:

$$v_s = i_d \, .R_C + v_d \qquad \text{(C.7)}$$

Finalmente, aplicando la definición de resistencia dinámica del diodo, queda:

$$v_s = i_d \, .R_C + i_d \, .r_d \qquad \text{(C.8)}$$

De la cual surge el *circuito equivalente para señales alternas de baja amplitud o circuito incremental* – Fig. C.13 –.




Fig. C.13

Ejemplo 6 –

Para el circuito de la Fig. C.11, con iguales elementos de polarización que los del ejemplo 3 y excitado con un generador de señal sinusoidal v_s, hallar la máxima amplitud de señal admisible entre bornes del diodo y la correspondiente amplitud entre bornes del generador de señal, si se admite un error debido a la linealización de aproximadamente un 10%.

Solución: Partiendo de la ecuación del diodo ideal $i_D = I_S.e^{v_D/V_T} = I_S.e^{(V_{DQ}+vd)/V_T} = I_S.e^{V_{DQ}/V_T}.e^{v_d/V_T} = I_{DQ}.e^{v_d/V_T}$, y desarrollando el término e^{v_d/V_T} en serie de Maclaurin obtenemos:

$$i_D = I_{DQ}[1+(v_d/V_T)+1/2\,(v_d/V_T)^2+1/6\,(v_d/V_T)^3+....]$$

Despreciando los términos de orden mayor al segundo, la condición de error del 10% planteada para el valor pico de la señal lleva a:

$\frac{1/2\,(\hat{V}_d/V_T)^2}{(\hat{V}_d/V_T)} \le \frac{1}{10}$, por lo cual debe ser $\hat{V}_d \le \frac{V_T}{5} \cong 5mV$.

La máxima amplitud entre bornes del generador de señal v_s se puede obtener empleando el circuito equivalente de Fig. C.13:

$$v_d = v_s.\frac{r_d}{r_d + R_C}$$

Despejando y utilizando el valor de r_d hallado en el ejemplo 5, dado que el valor de I_{DQ} es el mismo, llegamos a:

$$\hat{V}_s = \hat{V}_d.\frac{r_d + R_C}{r_d} \le 5mV\,\frac{2{,}3\Omega + 1K\Omega}{2{,}3\Omega} = 2{,}18V$$

Resulta interesante notar que un valor pico de algunos volt puede ser considerado baja señal por cuanto resulta en sólo 5mV pico entre bornes del diodo.

El siguiente circuito –Fig. C.14–, incluye un capacitor con el objeto de acoplar la fuente de señal sin que circule corriente continua por ella. De ahí surge el nombre de *capacitor de acople,* el cual debe tener un valor lo suficientemente grande como para que a la frecuencia de trabajo su reactancia sea mucho menor a las impedancias de los elementos que tiene en serie. De este modo *el capacitor de acople se podrá considerar un circuito abierto para la corriente continua y un*

cortocircuito para la corriente alterna, con lo cual no habrá diferencia de potencial alterna entre sus bornes.




Fig. C.14

En base a las consideraciones anteriores, y que además no existe diferencia de potencial continua entre bornes de R_s por no haber circulación de corriente continua en esa rama, puede decirse que:

$$v_C = V_{CQ} + v_c = V_{CQ} = V_{DQ}$$

Por otro lado:

$$i_D = i_{RC} + i_s \qquad \text{(C.9)}$$

$$i_D = I_{DQ} + i_d \quad \text{e} \quad i_{RC} = I_{RCQ} + i_{rc}$$

$$I_{RCQ} = I_{DQ} \ \text{e} \quad i_d = i_{rc} + i_s$$

Las Figs. C.15 y C.16 muestran los circuitos equivalentes para corriente continua y alterna de baja señal respectivamente, y que responden a las ecs. (C.9).




Fig. C.15




Fig. C.16

En el circuito de la Fig. C.15 se ha considerado el capacitor como un circuito abierto, mientras que en el de la Fig. C.16 se lo reemplazó por un cortocircuito. La fuente V_{BB} se consideró en este caso un cortocircuito por no presentar variaciones de tensión entre sus bornes ($v_{bb} = 0$), y el diodo fue representado por su resistencia dinámica.

De estos circuitos se puede obtener la diferencia de potencial sobre cada elemento y la corriente en cada rama, las continuas del primero y las alternas del segundo, y luego sumar las componentes a fin de obtener los valores totales; *recordando que no se está aplicando el teorema de superposición sino las leyes de Kirchoff*.

C.2.4. Efectos reactivos en diodos trabajando con señales de pequeña amplitud.

Cuando la frecuencia de la señal aplicada no es lo suficientemente baja como para despreciarlos, deben incluirse en el modelo de baja señal del diodo sus efectos reactivos, representados básicamente por las capacitancias de juntura C_j y de difusión C_d, ambas en paralelo con la resistencia dinámica r_d, dado que las corrientes debidas a cada uno de los efectos físicos a los que están asociadas deben sumarse – Fig. C.18–.

Despreciar los efectos reactivos en este caso es considerar que a la frecuencia de trabajo la reactancia de dichas capacitancias sea mucho mayor a las impedancias de los elementos que tienen en paralelo. De tal forma, estas capacitancias pueden tomarse como circuitos abiertos. En el caso de tener en cuenta los elementos reactivos inductivos, tal como las inductancias que agregan los terminales metálicos de los componentes (*1nH/mm* aproximadamente), habría que considerarlos como cortocircuitos a la frecuencia de trabajo para su desprecie, ya que se ubicarían en serie con el componente (es decir, en serie con el camino de la señal).

Recordemos las expresiones que surgen de la física del dispositivo:

$$C_d = g_d T_t$$

$$C_j = \frac{C_{j0}}{(1 - V_D / V_{j0})^n} \text{ para } V_D \leq 0{,}5 V_{jo}$$

$C_j \cong 2 C_{j0}$ para $V_D > 0{,}5 V_{jo}$; debido a la influencia de los efectos de altas corriente en el diodo.

Siendo: T_t: tiempo de tránsito; $g_d = 1/r_d$: conductancia dinámica;

C_{jo}: capacitancia de juntura para polarización nula;

V_{jo} : diferencia de potencial de la juntura en equilibrio termodinámico.

$n \cong 1/2$ para juntura abrupta; $n \cong 1/3$ para juntura gradual.




Fig. C.17




Fig. C.18

Cuando el diodo está polarizado en inversa prevalece la capacitancia de juntura sobre la de difusión, que es prácticamente nula – Fig. C.17 –. En la zona de polarización directa leve (cerca del origen), ambas capacitancias deben ser consideradas. Pero en las cercanías de la tensión de codo V_K la capacitancia de difusión se torna dominante, debido a su aumento exponencial con la tensión de reposo V_{DQ}.

El valor de la capacitancia del diodo polarizado en inversa resulta dos a tres órdenes de magnitud menor que en polarización directa, pero la resistencia dinámica es superior en cinco órdenes de magnitud aproximadamente; por lo que la frecuencia en que los efectos reactivos comienzan a notarse es inferior para el caso de polarización inversa.

C.2.4. Efectos reactivos en diodos trabajando con gran señal.

Para los diodos trabajando en conmutación, la modelización de la respuesta del dispositivo se realiza por medio de tiempos característicos obtenibles en las hojas de datos de los fabricantes (tiempos de encendido, T_{on} y de apagado, T_{off}), ya que al trabajar fuera de la zona de aproximación lineal, no puede asumirse un valor de capacitancia constante, especialmente al entrar el diodo en la zona de polarización directa, donde la variación de la capacitancia de difusión es de forma exponencial. Si bien en inversa existe también variación de la capacitancia de juntura (la de difusión es nula) su valor no cambia de orden de magnitud en el rango de valores de tensión en inversa menores a la de ruptura, por lo que puede estimarse el valor de dicha capacitancia como dato para cálculos aproximados.

C.3. Aplicación de señales de gran amplitud a circuitos con diodos.

Cuando a un circuito con diodos se le aplica una señal de amplitud tal que no permite linealizar su característica tensión-corriente, tal señal es nombrada como de "gran amplitud". Esto ocurre en circuitos tales como los recortadores o limitadores, en los que la señal de salida no superará determinados valores aunque la señal de entrada sí lo haga; los rectificadores, que proporcionan a su salida una señal con valor medio no nulo a partir de una señal de entrada alterna; circuitos enclavadores, que desplazan la señal de modo que ciertos puntos de la misma – los picos positivos por ejemplo – permanezcan a un nivel constante e independiente de la amplitud de la entrada; o circuitos duplicadores o triplicadores de tensión.

C.3.1. Circuito recortador con diodos.




Fig. C.19

En el circuito de la Fig. C.19, durante el hemiciclo positivo de la señal de entrada v_s; para todo valor instantáneo de la misma que supere el valor de V_{B1} más la tensión de barrera del diodo D_1, éste diodo conducirá y la tensión de salida v_o quedará fijada en un valor $V_{B1}+V_K$, siendo V_K la tensión de barrera del diodo. En forma análoga, para el hemiciclo negativo de v_s; la tensión de salida se mantiene en $-(V_{B2}+V_K)$ para todo valor instantáneo de la tensión de entrada que sea inferior a ese valor, debido a la conducción de la rama que involucra a D_2. Para los valores de v_s que se encuentren entre $-(V_{B2}+V_K)$ y $(V_{B1}+V_K)$, no conduce ninguno de los dos diodos y será $v_o = v_s$. En las Figs. C.20 y C.21 se muestran la curva $v_o = f(v_s)$ aproximada y las formas de onda de v_o para una señal de entrada sinusoidal que supere o no los límites de recorte.




Fig. C.20




Fig. C.21a




Fig. C.21b

La Fig. C.22 representa la implementación práctica del circuito de la Fig. C.19, en el cual se han reemplazado las fuentes de tensión por diodos zener; debiendo ser $V_{Z1} = V_{B1}$ y $V_{Z2} = V_{B2}$.




Fig. C.22

C.3.2. Rectificadores.




Fig. C.23

El circuito de la Fig. C.23 corresponde a ***un rectificador de media onda***. Durante el hemiciclo positivo de la tensión de entrada el diodo conduce permitiendo el paso de corriente hacia la carga, mientras que en el hemiciclo negativo el diodo no conduce, produciendo de este modo la rectificación de la tensión alterna de entrada. Si la frecuencia es lo suficientemente baja como para despreciar los efectos reactivos en el diodo y la resistencia, se pueden utilizar sus características estáticas para el análisis del circuito. Siendo la corriente la misma para los dos elementos, pueden sumarse gráficamente la caída de tensión en la resistencia de carga R_L y la caída de tensión en el diodo – como se muestra en la Fig. C.23 – de modo tal de obtener una característica estática para los dos componentes en serie, a la que se puede ingresar con la tensión de entrada v_s a fin de obtener la forma de onda de la corriente i y por ende de la tensión de

salida v_o – Fig. C.24 –. Se observa que cuando el valor instantáneo de la tensión de entrada permanece por debajo de la tensión de codo del diodo, éste no conduce y la corriente y la tensión de salida son prácticamente nulas. Por lo tanto la onda de salida se desarrolla durante un intervalo $[t_1,t_2]$ algo menor a un semiperíodo, y con un valor pico en la tensión de salida aproximadamente igual al de la tensión de entrada menos la tensión de codo del diodo. Estos efectos pueden ser despreciados en tanto el valor pico de V_S sea suficientemente mayor que V_K. Durante todo el hemiciclo negativo el diodo no conduce y la tensión de salida es nula. El valor pico de la tensión de salida será $\hat{V}_o \cong \hat{V}_s - V_K$ y su valor medio cercano a $\frac{\hat{V}_s - V_K}{\pi}$.




Fig. C.24

En la Fig. C.25 se muestra un ***rectificador de onda completa***, alimentado por un transformador. Durante el hemiciclo positivo de la señal V_2, conducen los diodos D_1 y D_3, proporcionando una tensión positiva sobre la carga R_L (flechas y trazos continuos). Durante el hemiciclo negativo de V_2 conducen D_2 y D_4, de modo que sobre R_L se obtiene nuevamente tensión positiva (flechas y trazos interrumpidos).

El valor pico de v_o será inferior al del rectificador de media onda pues la corriente atraviesa dos diodos en serie; $\hat{V}_o \cong (\hat{V}_2 - 2V_K)$, pero el

valor medio casi se duplica por utilizarse los dos hemiciclos de la señal alterna; $\overline{V_0} \cong \frac{2(\hat{V}_2 - 2V_K)}{\pi}$.




Fig. C.25

La conducción en ambos hemiciclos también mejora el aprovechamiento del transformador en cuanto a su capacidad de transferencia de energía.

C.3.3. Filtrado de la onda rectificada.

Los circuitos electrónicos requieren para su alimentación tensiones continuas con muy bajo nivel de fluctuaciones, de modo que los circuitos mostrados en la sección anterior no resultan apropiados para tal fin. El agregado de un capacitor entre los bornes de salida, conocido como capacitor de filtro, permite reducir las componentes alternas de la señal de salida y al mismo tiempo aumentar su valor medio, haciendo que el circuito pueda ser apto para la función indicada. El circuito de la Fig. C.26 corresponde a un rectificador de media onda con capacitor de filtro.




Fig. C.26

Como se ve en la Fig. C.27, en estado estacionario, el diodo comienza a conducir en el momento en que el valor instantáneo de v_2 supere al de v_o en el valor de la tensión de umbral del diodo (t_3 ó t_5), y deja de conducir cuando esto ya no se cumple (t_4 ó t_6). En los intervalos de conducción (t_3, t_4) ó (t_5, t_6) se verifica $v_o \cong v_2 - V_K$

($V_K \cong 0{,}7V$ en Si), y la corriente por el diodo debe satisfacer $i_D = i_C + i_o$, siendo normalmente mayor la proporción de i_D que se cierra cargando el capacitor que la que se cierra por la carga R_L en estos intervalos.




Fig. C.27

Durante los intervalos en que el diodo no conduce (t_4, t_5), el capacitor se descarga sobre R_L, siendo por lo tanto $i_o = -i_C$ y la diferencia de potencial entre sus bornes decrece exponencialmente, dando lugar a una tensión de salida con un valor medio $\overline{V_0}$ y un valor pico a pico de rizado o ripple $\hat{\hat{V}}_r$.

A medida que la constante de tiempo $\tau = R_L.C_F$ se hace mayor frente al período de descarga, el valor medio de v_o aumenta, acercándose al valor pico de v_2 y el valor de la tensión de ripple se reduce; pero al mismo tiempo los intervalos de conducción se hacen más cortos y el valor máximo de la corriente por el diodo $\hat{i}_D$ se incrementa.

El agregado de un capacitor de filtro a un rectificador de onda completa como el de la Fig. C.25 produce los mismos beneficios vistos para el de media onda, con la ventaja adicional que al ser el tiempo de descarga mucho menor, aumenta $\overline{V_0}$ y disminuye $\hat{\hat{V}}_r$, tomando los mismos valores de C_F y de R_L como referencia. - Fig. C.28 -.




Fig. C.28

C.4. El diodo como regulador de tensión.

Una fuente de tensión ideal mantendría la diferencia de potencial entre sus bornes constante, independiente de la intensidad de corriente que se le exija. En las fuentes de tensión reales esto no se cumple, siendo la ***característica de regulación*** una representación gráfica de la tensión entre bornes V_0 en función de la corriente I_0 entregada a una cierta carga R_L variable.- Fig. C.29 -




Fig. C.29

La característica de regulación de una fuente de tensión real puede no ser lineal; si se admite linealizarla mediante una recta secante tal como se muestra en la Fig. C.29, la fuente puede ser modelizada por un generador de tensión ideal de valor E - diferencia de potencial entre sus bornes en vacío – en serie con una resistencia interna cuyo valor lo determina la pendiente de la recta mencionada ($R_{\text{int}} = -\partial V_0 / \partial I_0$) – Fig. C.30 –.




Fig. C.30

Para reducir las variaciones de la tensión entre bornes V_0 ante variaciones de la carga se recurre a circuitos reguladores de tensión.

C.4.1. Circuito regulador de tensión paralelo con diodo zener.




Fig. C.31

Puede aprovecharse la elevada pendiente que presenta la característica $i_D - v_D$ de un diodo polarizado en inversa en la zona de ruptura, para lograr un regulador de tensión sencillo – Fig. C.31 –.

Mientras el diodo regulador – comúnmente denominado diodo zener – se encuentre trabajando en la zona de ruptura, la diferencia de potencial entre sus bornes será casi constante, estabilizando la tensión sobre la carga por encontrarse ambos elementos en paralelo.




Fig. C.32

La corriente por R_1 será $I_{R1} = (E - V_Z)/(R_{\text{int}} + R_1) \cong cte$, por lo cual la corriente por el diodo I_Z será mínima cuando I_0 sea máxima y viceversa: $I_{Z\min} = I_{R1} - I_{0\max}$; $I_{Z\max} = I_{R1} - I_{0\min}$.

La corriente mínima por el diodo no deberá ser inferior al valor I_{ZK} indicado por el fabricante para asegurar el trabajo en la zona de ruptura, mientras que su valor máximo deberá respetar la máxima disipación de potencia permitida para el zener. – Fig. C.32 -. Luego la característica de regulación de este circuito mostrará un valor $V_O = V_Z$ casi constante para todos los valores de I_0 que permitan mantener el diodo en la zona de ruptura – Fig. C.33 –.




Fig. C.33

C.4.2. Reducción de la tensión de ripple.

Además de regular la tensión de salida, el circuito anterior provee una importante reducción de la tensión de ripple $\hat{\hat{V}}_{AB}$ presente entre los bornes A y B. Este efecto de reducción puede analizarse a partir del modelo incremental del diodo en la zona de ruptura, caracterizado por una resistencia dinámica r_Z (ver Fig. C.32)





Fig. C.34

Según el circuito de la Fig. C.34 será $\hat{\hat{V}}_O = \hat{\hat{V}}_{AB}.[r_Z/(r_Z + R_1)] << \hat{\hat{V}}_{AB}$, ya que el valor de r_Z es típicamente del orden de algunos ohm o decenas de ohm y resulta ser mucho menor al valor de R_1.

PROBLEMAS DE CIRCUITOS CON DIODOS

Problema N°1:




$R_1 = 2K\Omega$; D_1 y D_2: Diodos de silicio ; $V_{B1} = 4,3V$; $V_{B2} = 2,3V$

Graficar en forma correlativa y de acuerdo con los sentidos de referencia indicados, las formas de onda de la tensión de entrada v_S, la tensión de salida v_o, las corrientes en los diodos y la corriente en R_1, para los siguientes casos:

a) $\hat{V}_s = 8V$; **b)** $\hat{V}_s = 4V$; **c)** $\hat{V}_s = 2V$.

Problema N°2: Repetir el problema anterior para el siguiente circuito:




Tensiones de ruptura de los diodos: $|V_{R1}| = 4,3V$; $|V_{R2}| = 2,3V$

$R_1 = 1K\Omega$; $R_C = 4K\Omega$

Problema N°3: Para el circuito regulador de tensión paralelo de la figura:

$V_1 = 12V$; $R_1 = 6\Omega$

Para el diodo: $V_R = 6V$; $I_{ZMIN} = 5$ al 10% de I_{ZMAX}; $r_z \cong 7\Omega$; P_{DMAX}= a)12W; b)3W



Determinar los valores mínimo y máximo posibles para la resistencia de carga R_C.


Problema N°4: Para el circuito del problema 3, con V_1=9V:

a) Especificar el diodo y la resistencia R_1 si se desea mantener una tensión regulada V_0=6,2V sobre la carga R_C, siendo los consumos extremos de la carga I_{OMAX}=25mA; I_{OMIN}=2mA.

b) Calcular el valor admisible de la tensión de ripple a la entrada para garantizar un zumbido en la salida no superior al 5% de los 6,2V.

c) ¿Cuál es la condición de trabajo más rigurosa para el diodo zener?

Problema N°5: Un diodo de Si P^+N corto del lado N se utiliza en el siguiente circuito:



$N_D=6.10^{15}$at/cm^3; T_{dN}=6ns; A=4.10^{-4}cm^2

εr_{Si}=12; $\varepsilon_0=8,85.10^{-4}$F/cm; q=$1,6.10^{-19}$C

V_{j0}=0,8V; $C_j = \dfrac{C_{j0}}{(1-V_D/V_{j0})^{0,5}}$


V_{BB}=10V; R=48,5KΩ; V_s= 2V.sen(2Π.f.t)

a) f = 600KHz; **b)** f = 6MHz

Determinar el punto de reposo y luego los componentes del modelo incremental del diodo. Admitir V_{DQ}=0,7V, y afectar el valor de C_j calculado por un factor de 0,5.-¿A qué se debe esta corrección?-. Calcular las componentes alternas de la tensión y de la corriente sobre el diodo, para los casos indicados como a) y b). Verificar el cumplimiento de las condiciones de validez del modelo.

Problema N°6: Repetir el problema anterior invirtiendo la polaridad de la fuente de alimentación V_{BB}. Considerar que la resistencia dinámica del diodo en inversa es de 10MΩ.

Problema N°7: Graficar en escala y en forma correlativa las formas de onda de la corriente y las tensiones sobre el diodo y sobre la resistencia en función del tiempo. Verificar por simulación con software adecuado. Hacerlo bajo las siguientes condiciones:




	Diodo	T	V_H	V_L
a	1N4001	5µs	+10V	-10V
b	1N914	5µs	+10V	-10V
c	1N914	50ns	+10V	-10V
d	1N914	50ns	+10V	-20V

Comparar cada caso con su inmediato anterior. Extraer conclusiones.


Problema N°8:

a) El circuito indicado en la figura (a) corresponde a un *rectificador de media onda*. Analizar su funcionamiento y graficar *en forma correlativa* en función del tiempo, la forma de onda de la tensión aplicada, la forma de onda de la corriente por el diodo, la forma de onda de la corriente en la resistencia de carga y la forma de onda de la tensión

sobre R_L. Indicar qué valores mediría sobre R_L (del orden de algunos Kohms), un tester digital en modo DC y en modo AC.



(a)




(b)


b) Repetir el punto a) para el circuito indicado en la figura (b), correspondiente a un *rectificador de onda completa*.

Problema N°9:

a) En la figura (c) se muestra el circuito de una *fuente de tensión continua*, formada por una etapa rectificadora de media onda excitada por la señal de salida de un transformador de 220Vef/12Vef y con un capacitor Cf a la salida en paralelo con la carga RL. Analizar su funcionamiento y graficar *en forma correlativa* en función del tiempo, la forma de onda de la tensión aplicada al circuito por el secundario del transformador, la forma de onda de las corrientes en el capacitor, en la resistencia de carga y en el diodo, la forma de onda de la tensión sobre R_L y la forma de la tensión de ripple sobre la carga.



(c)



(d)

Obtener el valor de la tensión continua de salida V_O para R_L=100KΩ; R_L=1KΩ; R_L=0,1KΩ ¿Cómo depende el valor medio de V_O del valor de C_f?.¿Cómo depende el valor de la tensión de ripple del valor de C_f?. ¿Y de la resistencia de carga?.

b) Repetir el análisis realizado en el punto a) para el esquema circuital de la figura (d), donde se muestra el circuito de una fuente de tensión continua, formada por una etapa rectificadora de onda completa


excitada por la señal de salida de un transformador de 220Vef/12Vef y con un capacitor C_f a la salida en paralelo con la carga R_L. Comparar los resultados.

Problema N°10:


a) Uniendo los circuitos de los problemas 9 y 4 - figura (e) - se obtiene una fuente de tensión continua, regulada por un diodo zener. El análisis realizado para el problema 4 demostraba que el ripple entre la entrada y la salida se reduce considerablemente por la presencia del zener. Obtener en este caso los valores máximo y mínimo de R_L para el cual la fuente mantiene su valor aproximadamente constante (lo que significa que se comporte como una fuente de tensión continua casi ideal).

b) En la figura (f) se reemplaza el zener por un circuito integrado – LM7805 conocido como regulador de tensión, cuya función es similar a la del zener pero presentando mejores características de regulación. Analizar la hoja de datos de este circuito integrado y obtener los valores máximo y mínimo de R_L para el cual la fuente mantiene su valor aproximadamente constante. Comparar con el obtenido en a).

Datos: C_f = 470 µF ; Zener de 5 V / 5W



(e)



(f)

Apéndice D

Trazado de curvas mediante PSpice

Introducción

El programa de simulación de circuitos eléctricos y electrónicos, PSpice, puede utilizarse como un trazador de curvas virtual, emulando la pantalla de este instrumento.

Nos dedicaremos en primer lugar a la obtención de las características estáticas de salida de un transistor, mediante el circuito de la Fig. D.1.

D.1. Obtención de las características estáticas de salida de un transistor




Fig. D.1

Para construir el esquemático en el programa Capture de Orcad, utilizamos un transistor NPN de la biblioteca “breakout” de PSpice, la cual posee componentes cuyos modelos tienen especificados por omisión sólo los parámetros indispensables para su funcionamiento, quedando el usuario en libertad de modificar o agregar aquéllos que considere conveniente.




Fig. D.2

En nuestro caso especificamos IS=1.6fA – valor apropiado para un TBJ discreto de baja potencia – y VAF=60V.

Realizaremos un análisis “DC Sweep” fijando la fuente de tensión VCE como la primera variable del barrido y VBE como segundo barrido.

Una vez corrida la simulación; dentro del graficador, cambiamos la variable del eje X por V_VCE (Plot > Axis Settings > X Axis > Axis Variable > V_VCE); y luego pedimos sobre el eje Y la corriente IC(QPrueba) (tecla Insert > IC(QPrueba)), con lo cual obtenemos las curvas de salida del TBJ a V_{BE}=cte.




Fig. D.3




Fig. D.4




Fig. D.5

D.2. Trazado de rectas de carga estáticas

Se propone ahora la obtención de la recta de carga estática en el plano I_C - V_{CE}, junto con las características de salida graficadas anteriormente.

Acá tomaremos como ejemplos el análisis de las características de salida de un transistor, el trazado de la recta de carga estática de acuerdo al circuito de polarización que se implemente, las curvas características que limitan su funcionamiento en la zona analógica lineal (saturación incipiente en el TBJ y zona de estrangulamiento incipiente para el MOSFET) y curvas de potencia máxima.




Fig. D.6

En particular, para el circuito de la Fig. D.6 se pretende, mediante el análisis ".dc" obtener de forma inmediata las características de salida del TBJ a V_{BE} constante. Por otro lado, las fuentes g1, g2 y g3 presentan una dependencia con el nodo "2" -cuya tensión V(2), respecto de común, coincide con $V_C = V_{CE}$ – que equivale a la ecuación de la recta de carga estática del circuito de salida, para distintos valores de R_C – dados por el parámetro "x" -. Queda claro que, como no existen capacitores de acople y desacople en la malla de salida, dicha recta coincidirá con la de carga dinámica (por ello se indican en el gráfico las tensiones y corrientes como valores totales – minúsculas con subíndice mayúsculo).

La cuarta fuente de corriente controlada, gp, resulta tener una dependencia hiperbólica con V_{CE}, coincidente con las de las curvas a potencia de colector constante, $P_{CE} = I_C.V_{CE} = cte.$. En este caso, la corriente por gp indicaría la curva correspondiente a una potencia de 1mW. Para cualquier otra curva de $P_{CE} = cte.$ a trazar, simplemente habrá que multiplicar gp por un factor que indique cuántas veces resulta esa potencia superior a 1mW.

Realizando el análisis correspondiente, el Probe mostraría las características de salida del TBJ a $V_{BE} = cte.$ del modo indicado en la Fig. D.7. Puede observarse que la separación entre curvas va en aumento en forma exponencial, dado por $\Delta I_C = g_m.\Delta V_{BE}$, donde al ser $g_m = I_C/V_T$, crece exponencialmente con el valor de la corriente de colector. Por ende, a incrementos unitarios de V_{BE}, la separación entre curvas de

la característica de salida a V_{BE} = cte. estaría indicando el valor de la transconductancia del modelo de señal del TBJ a ese nivel de corriente de colector.




Fig. D.7

Por otro lado, la leve inclinación de las curvas en la zona de modo activo directo, es debida a la corrección del valor de la corriente de colector por efecto Early. Si no se hubiese incluido en el modelo dicho efecto, las curvas mostradas resultarían horizontales en dicha zona.




Fig. D.8

En la Fig. D.8 se agrega el trazado de la recta de carga estática para R_C = 1,5KΩ, es decir, la corriente del generador controlado g1. El punto de reposo del dispositivo Q(I_{CQ}, V_{CEQ}), se encontrará en la intersección de esta recta con una de las características de salida (la correspondiente a V_{BE} = V_{BEQ}). Dicha característica podría ser una de las

mostradas u otra cuyo valor de V_{BE} estuviese entre dos de las curvas indicadas.

Tal como se dijo anteriormente, esta RCE coincidirá con la correspondiente RCD, trazada a partir del punto de reposo Q, dado que no existen capacitores de acople y/o desacople en la malla de salida.




Fig. D.9

Las rectas de carga para otros valores de R_C (4 KΩ y 10 KΩ), correspondientes a los generadores g2 y g3, se indican en la Fig. D.9.




Fig. D.10

El lugar geométrico de saturación incipiente (V_{CB} = 0V), se obtendría trazando la ecuación $I_C = I_S.e^{VCE/VT}$, tal como se indica en la Fig. D.10. Si bien el área a la derecha de esta curva indicaría la zona de modo activo directo y el área a la izquierda la zona de saturación, las

características de salida del TBJ permanecen casi horizontales (con la pendiente dada por el efecto Early) hasta valores de V_{CE} cercanos a los 200mV. Esto en realidad resulta lógico, dado que podría admitirse que hasta los 500mV en directa, la juntura colector – base no influiría con su aporte propio de corriente en el funcionamiento del dispositivo, es decir, la corriente de colector podría admitirse aún controlada por la tensión base – emisor.

Este valor de VCE ≅ 200mV es lo que se conoce como tensión de codo ó V_{CEK} e indicaría el punto a partir del cual la deformación de una señal de salida por efecto de la saturación resultaría notable.

La explicación anterior permite comprender por qué existen en los circuitos integrados amplificadores, transistores bipolares polarizados en saturación incipiente que trabajan con señales de decenas a unos pocos cientos de mV sin que se consideren saturados.




Fig. D.11

Sobre la gráfica de la Fig. D.10 se trazan ahora curvas que indican el lugar geométrico a potencia de colector constante (P_{CE} = 50mW, 25mW y 17mW), dadas a partir del generador gp – Fig. D.11 -.

La hipérbola de disipación máxima del dispositivo (por ejemplo la de 50mW u otra de 100mW, no indicada en la figura) correspondería a uno de los límites de la llamada Área de Operación Segura (SOA), dentro de la cual el dispositivo puede funcionar con señal en régimen permanente sin destruirse. Los otros límites estarían impuestos por la I_C máxima admisible (efecto de calentamiento y degradación de las junturas por el paso de altos niveles de corriente), la V_{CE} máxima admisible (efectos de ruptura por avalancha de la juntura colector – base) y, para el caso del TBJ, la zona llamada de segunda ruptura o de

destrucción por puntos calientes debido a imperfecciones de la red cristalina del sólido (ubicada en una zona cercana a la V_{CE} máxima).




Fig. D.12

Dado que la recta de carga indicada no cruza en ningún caso las hipérbolas trazadas, podemos asegurar que cualquiera sea el punto de reposo Q en que se ubique el TBJ (obviamente, sobre la recta de carga), su potencia en reposo sin señal (máxima disipada trabajando en clase A) no superará los 17mW. En particular, siendo esta última hipérbola tangente a la recta de carga, dicha potencia será la máxima a disipar por el TBJ.




Fig. D.13

Puede observarse, que el punto de tangencia resulta coincidente con $V_{CE} = V_{CC}/2$. O sea que, para el punto de reposo Q ubicado en el

medio de la recta de carga – Fig. D.12 – se correspondería la máxima potencia puesta en juego. Debe tenerse en cuenta que, al aplicar una señal de entrada, el transistor entregará parte de esa potencia a la carga como potencia de señal útil, estando para este punto Q en condiciones de funcionar con máximo rendimiento en clase A, al poder obtenerse la máxima excursión de señal de salida posible.

Trazando además las rectas de carga correspondientes a otros valores de R_C (4 KΩ y 10 KΩ), pueden hallarse las hipérbolas de P_{CE} = cte. tangentes a cada una.

Se observa en la Fig. D.13 que los puntos de tangencia coinciden en todos los casos con $V_{CC}/2$.

Antes de repetir el análisis de las características mostradas para un MOSFET, resulta de interés mostrar el trazado de las características de salida del TBJ a I_B =cte.

Para ello, debería modificarse el circuito de la Fig. D.6, reemplazando la fuente de tensión V_B por una de corriente I_B y variar esta en el análisis ".dc" del PSpice. Se obtendrían las curvas indicadas en la Fig. D.14 (donde se omitió la corrección por efecto Early). En este caso, a incrementos constantes de la corriente de base, la separación entre curvas será constante y estará dada por $\Delta I_C = \beta.\Delta I_B$. Por ende, a incrementos unitarios de I_B, la separación entre curvas de las características de salida a I_B = cte. estaría indicando el valor de β_o del TBJ (que consideraremos coincidente con $\beta_F = I_C/I_B$).




Fig. D.14

Si se agregara en el modelo del TBJ las correcciones por efectos de altas y bajas corrientes, se debería observar en el gráfico anterior (tal como se observaría en una medición real) cómo se modifica la separación entre curvas a corrientes elevadas y muy bajas, es decir, la disminución en el valor del β en dichas zonas. En particular, en la Fig.

D.15, se muestran las características de salida considerando los efectos de altas corrientes, incorporado en el modelo del TBJ mediante el parámetro I_{KF}. Se ha supuesto un valor de I_{KF} = 10mA (valor que podría considerarse aceptable en transistores de muy bajo nivel de potencia).




Fig. D.15

Realizando ahora sí el mismo análisis de curvas para un MOSFET de canal inducido, como se muestra en la Fig. D.16, el archivo ".cir" correspondiente tendrá el aspecto que se muestra en la Tabla II.




Fig. D.16

En la Fig. D.17 se muestran las características de salida a V_{GS} = cte., las rectas de carga para tres valores de R_D (150Ω, 500Ω y 2KΩ) y el lugar geométrico de $V_{DSE} = V_{GS} - V_T = K.V_{DS}^2$.

En este caso, las características de salida poseen una leve inclinación en la zona de características saturadas o zona de trabajo en modo analógico lineal, dado por la modulación del largo del canal, efecto que se incluyó en el modelo mediante el parámetro λ (lambda).

Se observa que la separación entre curvas a iguales incrementos de V_{GS}, aumenta en forma cuadrática, es decir: $\Delta I_D = g_m.\Delta V_{GS}$. Es decir que, al igual que en el caso del TBJ, la separación entre características de salida a incrementos unitarios de V_{GS} mide la transconductancia $g_m = 2K(V_{GS} - V_T)$.




Fig. D.17

Al igual que lo realizado para el TBJ, se pueden trazar las hipérbolas a potencia de drain constante, $P_{DS} = I_D.V_{DS}$ = cte., y sigue encontrándose, como es lógico, el punto de reposo de máxima potencia en el centro de la recta de carga (punto de tangencia entre la recta de carga y la hipérbola) – Fig. D.18 -.




Fig. D.18

Sin embargo, puede notarse que la curva del lugar geométrico de V_{DSE}, al seguir una ley cuadrática con V_{DS}, se desplaza en forma

pronunciada hacia la derecha en el plano I_D_V_{DS}. Por ello, tal como se ve en la Fig. D.19, no resulta posible obtener un punto de reposo de máxima potencia puesta en juego en un MOSFET trabajando con R_D bajas (en este caso de cientos de Ω), ya que el punto de tangencia con la hipérbola correspondiente a máxima potencia se encontraría en la zona óhmica o de tríodo.

Y aún trabajando con valores de R_D similares a los utilizados para el TBJ (por ejemplo R_D = 2KΩ), si el punto de reposo se ubica en el correspondiente al de máxima potencia puesta en juego, la excursión de la señal hacia la zona óhmica limitaría siempre el nivel de máxima señal de salida.

Habría entonces que trabajar rectas de carga de menor pendiente (mayor R_D) para poder hacer trabajar al MOSFET con un máximo rendimiento de potencia (máxima excursión de señal en condiciones de reposo de máxima potencia disipada).




Fig. D.19

Apéndice E

Formas de onda en el circuito de salida de un amplificador básico en emisor común para distintas amplitudes de v_{be} y distintos puntos de reposo

Se analizarán mediante PSPICE (Versión 9.2 – Orcad), para el esquema de la Fig. E.1, las formas de onda y valores medios de i_C, v_{CE} y v_o para distintos valores de amplitud de la señal sinusoidal $v_s = v_{be}$. Se obtendrá también el porcentaje de distorsión en v_o para cada caso. Serán considerados tres puntos de reposo Q = (I_{CQ}, V_{CEQ}) :




Fig. E.1

Q_1= (1mA, 5V) (Condición de MES)

Q_2 = (1,3mA, 2V) (Cerca de saturación)

Q_3 = (0,7mA, 8V) (Cerca de corte)

Para lograrlo se fija el valor de V_{BEQ} en el esquemático según:

V_{BEQ} = 0,70000V para Q_1

V_{BEQ} = 0,70678V para Q_2

V_{BEQ} = 0,69077V para Q_3

Los parámetros introducidos a PSPICE, aparte de los indicados en el circuito, son los siguientes:

Haciendo click con el botón derecho del Mouse sobre el transistor se puede abrir el editor de modelos (“Edit PSpice Model”) – Fig. E.2 -:




Fig. E.2

Introducimos:

Valor de Is (Corriente de saturación de transporte): IS=1.76222£A

Valor de BF: BF=100




Fig. E.3

Valores de amplitud (VAMPL) utilizados: VAMPL=1mV ; 6mV ; 16.5mV ; 25mV; 100mV; 200mV según se verá oportunamente.

La frecuencia FREQ=1KHz se mantendrá constante.




Fig. E.4

Se habilita en la solapa “PSpice” -» “New Simulation Profile” un análisis en el tiempo (Transient) con los parámetros que se indican en la Fig. E.5. Se fijó el máximo paso de tiempo entre iteraciones “Maximum step Size” en 10 μs, lo cual asegura a su vez 100 puntos por cada ciclo de señal en los gráficos. Se indica el tiempo inicial para el primer punto a grafícar “Start saving data after” en 0,9s, de modo tal que el tansitorio debido al capacitor de paso C_L alcance a extinguirse suficientemente. El intervalo de tiempo entre el primer y último punto de un gráfico será de (1s – 0,9s) = 10Oms (cien veces el período de la señal), permitiendo una precisión adecuada en la obtención de valores medios. Para mejorar la resolución, sobre todo en el caso de Vs = 1mV se debe modificar en la pestaña “Options” el valor de “RELTOL” (tolerancia del error relativo del programa) a 0.00001.




Fig. E.5

Mediante el botón “Output File Options” habilitamos un análisis de Fourier y el punto de reposo detallado, los cuales se dispondrán en el archivo de salida (.out)




Fig. E.6

Una vez corrida la simulación, ya dentro del graficador PROBE, se ajustará el rango del eje de tiempos como para observar los dos últimos ciclos de la señal.

El esquema de la RCE y las RCD en los tres puntos de reposo considerados, y sus proyecciones sobre la característica de transferencia (i_C-v_{BE}), es el indicado en la Fig. E.7.

Los resultados obtenidos por simulación son los siguientes:

Para Q1 = (1mA,5V) – Figs. E.8 -:

Con $\hat{V}_{be}$ = 1mV se puede observar que las formas de onda de i_C , v_{CE} y v_o resultan prácticamente sinusoidales y no se observa diferencia notoria entre los valores medios de las mismas y sus correspondientes

valores de reposo. El porcentaje de distorsión armónica es muy bajo, aproximadamente 1%.




Fig. E.7




Fig. E.8a




Fig. E.8b




Fig. E.8c

Con $\hat{V}_{be}$ = 6 mV se nota una ligera diferencia entre los incrementos positivo y negativo de i_C, siendo mayor el valor absoluto del positivo. Esto trae como consecuencia un leve corrimiento del valor medio de i_C que pasa a ser de 1,01 mA; mayor al valor de reposo I_{CQ} = 1mA. Las diferencias observadas son debidas a la alinealidad en la característica de transferencia estática i_C-v_{BE} del dispositivo amplificador (exponencial en el caso de un TBJ) – Fig 2 -. Por la misma razón se advierte que el incremento negativo en v_{CE} es mayor en valor absoluto que el positivo y el valor medio resulta inferior al valor de reposo. En cuanto a la señal sobre la carga, v_o, los incrementos son iguales a los de v_{CE} mientras que su valor medio es nulo; lo cual era de esperar por cuanto el capacitor C_L se comporta como un circuito abierto para la componente continua y en cambio su reactancia para frecuencias medias de trabajo puede considerarse despreciable. Es de notar un incremento de la distorsión armónica, ahora del 5,7%.




Fig. E.8d




Fig. E.8e




Fig. E.8f

El caso de $\hat{V}_{be}$ = 16,5mV corresponde al límite por saturación (observar el mínimo de v_{CE}) Las conclusiones son similares a las del caso anterior, siendo mucho más notorias ahora las deformaciones – con un 15% de distorsión – y las diferencias entre valores medios y de reposo. Es interesante notar que, aunque se suponía que el punto Q1 proporcionaba máxima excursión simétrica, en realidad no ocurre así debido a que la alinealidad en la característica de transferencia del TBJ "acelera" los incrementos hacia saturación y "desacelera" los correspondientes hacia corte, por lo cual el límite por saturación se alcanza con 16,5m$\hat{V}$ en vez de los 25m$\hat{V}$ que arroja un análisis suponiendo máxima excursión simétrica y linealizando la característica de transferencia.




Fig. E.8g





Fig. E.8h



TOTAL HARMONIC DISTORTION = 1.538454E+01 PERCENT (obtenido de archivo .out)

Fig. E.8i

Para $\hat{V}_{be}$ = 25mV se observa un recorte marcado por saturación, mientras que en la zona que corresponde a corte sólo se observa redondeo sin recorte. El valor medio de la corriente de colector aumentó nuevamente y el de la tensión colector-emisor disminuyó. El porcentaje de distorsión sigue cercano al 15%.




Fig. E.8j





Fig. E.8k

Mostraremos a continuación dos análisis adicionales, para $\hat{V}_{be}$ = 100mV y $\hat{V}_{be}$ = 200mV respectivamente – Figs. E.9 -. En ellos se ve que cuando existe recorte importante por saturación, el valor medio de i_C comienza a disminuir, tendiendo a un valor casi coincidente con I_{CQ} = 1mA, dado que la forma de la señal de salida resulta prácticamente una cuadrada con valores máximo y mínimo que se corresponden con los valores extremos de la RCD, y que promedian en el de reposo, por estar polarizado el circuito para obtener MES. En forma similar el de v_{CE} tiende al de V_{CEQ}=5V. Esto se debe a que el efecto del recorte prevalece ampliamente sobre el de la distorsión alineal previamente analizado.



TOTAL HARMONIC DISTORTION = 1.493105E+01 PERCENT (obtenido de archivo .out)

Fig. E.8l





Fig. E.9a



TOTAL HARMONIC DISTORTION = 3.185161E+01 PERCENT (obtenido de archivo .out)

Fig. E.9b




Fig. E.9c




Fig. E.9d




Fig. E.9e

Las rectas de carga correspondientes a los casos analizados son las indicadas en la Fig. E.10.




Fig. E.10

Q1 = (I_{CQ},V_{CEQ}) representa el punto de reposo, y puede considerarse que por él pasa la recta de carga dinámica para el caso de señales de baja amplitud.

Q* = (I*, V*), con I*= $\bar{i}_C$ y V* = $\overline{v}_C$ representa el punto de la RCE por el cual pasa la RCD en el caso de gran señal, lo cual significa que la RCD corta a la RCE en el punto correspondiente a los valores medios de i_C y v_{CE}.

Para todos los casos se cumplirá:

i**=I* + (V*/Rca); v**= V*+ (I* Rca) con Rca = R_C//R_L

(nótese que para el caso de señal débil es I*=I_{CQ}; V*=V_{CEQ}

<u>Para Q2 = (l,3mA, 2V) – Figs. E.11 -:</u>




Fig. E.11a

Para $\hat{V}$be = 1mV, se prevé que los resultados serán análogos a los de Q1 salvo el valor de gm del dispositivo y por lo tanto el de Av.

Los valores medios de i_C y v_{CE} se encontrarán muy próximos a los nuevos valores de reposo y la distorsión será muy baja.




Fig. E.11b

Con $\hat{V}be$ = 6mV, se verifican condiciones similares a las obtenidas para Q1. El efecto de la alinealidad de la característica de transferencia hace que el valor medio de la corriente de colector aumente levemente sobre el nuevo valor de reposo, el de v_{CE} disminuya y el porcentaje de distorsión es del mismo orden de magnitud que el obtenido alrededor de Q1.




Fig. E.11c

Si $\hat{V}_{be}$ = 25mV ya se produce notorio recorte por saturación, con lo cual el valor medio de i_C se ve reducido respecto al de reposo mientras el de v_{CE} aumenta. El valor de distorsión - 22,7% - es notoriamente mayor al que se obtenía en el caso de Q1- 15% - con igual nivel de señal de entrada.





Fig. E.11d



TOTAL HARMONIC DISTORTION = 2.273533E+01 PERCENT (obtenido de archivo .out)

Fig. E.11e




Fig. E.11f

Para $\hat{V}_{be}$ = 200mV – Figs. E.11g, h, i - se observa recorte muy notorio en ambos hemiciclos, llegando los valores de i_C y v_{CE} a los extremos que les permite la RCD. Sus valores medios se acercan al promedio de tales extremos y por lo tanto convergen a los mismos que lo hacían en el caso de Q1 (1mA y 5V respectivamente). El valor de distorsión – 39% - es similar al que se obtenía en Q1, dado que la forma de onda es casi idéntica.




Fig. E.11g




Fig. E.11h

Para Q3 = (0,7mA, 8V) – Figs. E.12 -:

En este caso, si bien el punto de reposo se encuentra más cerca de corte que de saturación, a medida que aumente $\hat{V}$be hasta el orden de los 6mV, se hará notorio el efecto de la alinealidad de la característica de transferencia, redondeándose la forma de onda hacia el corte y acelerando su crecimiento hacia saturación. Por lo tanto el valor medio de la corriente de colector irá aumentando por encima de I_{CQ} = 0,7mA.




Fig. E.11i

Con $\hat{V}be$= 25mV el efecto de redondeo en la zona de corte provoca un mayor aumento en el valor medio de i_C y la consecuente disminución en el de v_{CE}. La distorsión es cercana al 23%, similar a la que se obtenía en el caso de Q2 con igual nivel de señal.




Fig. E.12a





Fig. E.12b



TOTAL HARMONIC DISTORTION = 2.347530E+01 PERCENT (obtenido de archivo .out)

Fig. E.12c

Finalmente, con $\hat{V}_{be}$ = 200mV – Figs. E.12d,e, f - la situación es similar a la de Q1 y Q2, dado que las señales de salida nuevamente recortan fuertemente oscilando entre los límites impuestos por la RCD.




Fig. E.12d





Fig. E.12e



TOTAL HARMONIC DISTORTION = 3.821640E+01 PERCENT (obtenido de archivo .out)

Fig. E.12f

Se han analizado diversas situaciones que afectan a las formas de onda a la salida del amplificador propuesto, notando que la recta de carga dinámica se cruza con la estática en el punto definido por los valores medios de i_C y v_{CE} en cada situación y que esos valores medios tienden, cuando hay gran recorte en ambos semiciclos, al punto que corresponde a máxima excursión simétrica; independientemente del punto de reposo Q considerado.

Apéndice F
Introducción al funcionamiento de los osciladores

Para comprender el funcionamiento de un oscilador (del concepto de realimentación positiva que se introdujo en el Capítulo VII), partamos de un circuito amplificador monoetapa y conectémosle un generador de señal senoidal con impedancia de salida Z_S y una amplitud tal que no recorte en ambos semiciclos (ver Fig. F.1). Debido a la configuración en emisor común y asumiendo que trabajamos a frecuencias medias, la señal a la salida V_O estará desfasada 180 grados respecto de la entrada Vi.




Fig. F.1

Agreguemos ahora un circuito R-C como el de la Fig. F.2 a la salida del amplificador. Este circuito es análogo a los que usamos normalmente como carga, cuando esta se acopla mediante un capacitor.




Fig. F.2

Sabemos que para frecuencias suficientemente superiores a la del polo de dicha red R-C, el capacitor puede considerarse un cortocircuito y la señal V_1 será aproximadamente la misma que V_O (diferencia de fase nula). Pero para frecuencias menores, esto no es así. De hecho, justo a la frecuencia del polo, la señal V_1 estará rotada 45 grados respecto V_O y para frecuencias todavía menores la diferencia de fase irá aumentando hasta los 90 grados a frecuencia nula. Desde ya, a medida que baja la frecuencia y se produce esta rotación de fase, también disminuye el módulo de V_1.

Si conectáramos a la salida de esta red R-C un segundo circuito R-C similar, tendríamos un resultado análogo. Para frecuencias suficientemente altas la salida V_2 correspondiente a la segunda red, será aproximadamente igual a V_O (igual magnitud y diferencia de fase nula). A medida que la frecuencia baja, también lo hace la amplitud de la señal y la fase rota un máximo de 180 grados para frecuencia nula. Tratar de obtener una señal en fase con la de la entrada Vi es imposible con esta configuración, dado que la rotación que compensa a la del amplificador (180 grados) se produce solamente a frecuencia nula y a esa frecuencia la salida sería también nula.

El agregado de un tercer circuito R-C en cascada cono los anteriores, como se muestra en la Fig. F.3 resuelve el problema. Aquí la rotación mínima es 0 grados a frecuencia infinita (con una transferencia de módulo unitario) y la máxima se produce a frecuencia nula y resulta ser de 270 grados (con transferencia nula). Existe una frecuencia intermedia a la cual la rotación de fase es exactamente 180 grados y la magnitud está entre cero y uno.




Fig. F.3

A esa frecuencia, la señal de salida V_3 estará en fase con Vi, pero su magnitud no será necesariamente la misma. La señal Vi primero es amplificada por el monoetapa y luego es atenuada por la triple cadena de circuitos R-C. Podemos ahora modificar el valor de la resistencia Re de forma tal que cambie la corriente de colector I_{CQ} y con ella la ganancia de tensión del monoetapa y así lograr que la señal V_3 no sólo esté en fase con Vi sino que, además, tenga la misma amplitud.

Asumamos por otro lado que la impedancia de salida del generador Z_S es idéntica a Z_O y que Rl fue elegida idéntica a Ri, tal como se muestra en la Fig F.4 (nunca pusimos ninguna condición sobre ellas). En estas condiciones, si desconectáramos el generador V_S_Z_S y tomáramos como señal de entrada la señal V_3, el amplificador no notaría la diferencia y seguiría amplificando la señal que recibe, que a su vez se deriva de la salida. El circuito ahora oscila en forma autónoma.




Fig. F.4

Es importante destacar dos condiciones fundamentales que son necesarias (no suficientes) para que se produzca la oscilación: *Ganancia de lazo abierto* (V_3/V_i) unitaria y diferencia de fase (también llamada *margen de fase*) nula. Las otras condiciones que junto con éstas garantizan la oscilación se deben a fenómenos alineales. Ellas hacen que el circuito tenga una oscilación estable y ante cualquier alteración de la señal en cualquier punto (por ejemplo ruido eléctrico que entra en un nodo), la amplitud de la senoidal permanezca constante. Los pormenores de este proceso están más allá de esta introducción. A los efectos de ésta, sólo se pretende que quede claro que desde el punto de vista de la teoría lineal, la oscilación podría producirse a cualquier amplitud, pero que en la práctica esto sería una limitación importante porque la amplitud podría variar aleatoriamente con el ruido eléctrico, llevando inclusive al transistor a corte o saturación.

Gracias a las características alineales, que en este caso introduce el transistor, hay una sola amplitud a la cual la oscilación es estable, produciéndose un fenómeno de realimentación negativa que hace que la

amplitud aumente si está por debajo del valor estable o disminuya si está por encima.

Este último fenómeno hace que el oscilador no necesite del generador de entrada para arrancar. Cuando se aplica la tensión de alimentación se produce un escalón que tiene componentes en todas las frecuencias. Las frecuencias distintas a la de oscilación rápidamente se extinguen, dado que no cumplen las condiciones de ganancia unitaria y margen de fase nula, explicadas arriba.

La componente en la frecuencia de oscilación aumenta o disminuye sola hasta llegar a la amplitud estable en donde permanece hasta que se quita la energía (es decir, se apaga la fuente de alimentación).

Teniendo en cuenta su característica de funcionamiento, este circuito es conocido con el nombre de *oscilador por desplazamiento de fase*.

Bibliografía

Bibliografía

Textos básicos de consulta

1. Gray, Mayer, Hurst, Lewis, "Analysis and Design of Analog Integrated Circuits", J. Wiley, 2009.

2. Razavi, "Fundamentals of Microelectronics", J. Wiley, 2008.

3. Sedra, Smith, "Microelectronic circuits", Oxford, 2010.

Textos complementarios

4. Allen, Holberg, "CMOS Analog Circuit Design", Oxford, 2002.

5. Antognetti, Massobrio, "Semiconductor Device Modeling with SPICE", McGraw-Hill, 1993.

6. Carter, Brown, "Handbook of Operacional Amplifier Applications", Texas Instruments Application Report, 2001.

7. Coughlin, Driscoll, "Amplificadores Operacionales y Circuitos Integrados Lineales", Prentice-Hall, 1993.

8. Fonstad, "Microelectronic Devices and Circuits" – Edición Electrónica, 2006.

9. Gray, Searle, "Principios de Electrónica", Reverté, 1973.

10. Gregorian, Temes, "Analog MOS Integrated Circuits for Signal Processing", J. Wiley, 1986.

11. Jaeger, Blalock, "Diseño de Circuitos Microelectrónicos", McGraw-Hill, 2005.

12. Muller, Kamins, "Device Electronics for Integrated Circuits", Limusa, 2005.

13. Rashid, "Circuitos Microelectronicos", Thomson, 2011.

14. Razavi, "Analog Cmos Integrated Circuits", McGraw-Hill, 2001.

15. Sansen, "Analog Design Essentials", Springer, 2006.

16. Sze, "Physics of Semiconductor Devices", J. Wiley, 2007.

17. Tuinenga, "A Guide to Circuits Simulation & Analysis Using PSpice", Prentice-Hall, 1992.